Název:
Phase locked loops (PPL) design
Autoři:
Kroupa, Věnceslav František ; Štursa, Jarmil Typ dokumentu: Příspěvky z konference Konference/Akce: Aplikovaná elektronika'2000, Plzeň (CZ), 2000-09-06 / 2000-09-07
Rok:
2000
Jazyk:
eng
Abstrakt: The sampled and higher order systems are discussed and means for stability checking, with the computer simulation of the Bode plots, are mentioned. It is shown that computer plotting of the PLL transfer function H(s) and 1-H(s), with the assistance of the open loop gain G(s), provides many information influence about noise of different noise sources; i.e., noise of the reference oscillator, of the voltage controlled oscillator, of the phase detector and of inevitable filters.
Klíčová slova:
Bode diagrams; frequency synthesizers; phase locked loops Číslo projektu: CEZ:AV0Z2067918 (CEP), GA102/00/0958 (CEP) Poskytovatel projektu: GA ČR Zdrojový dokument: Aplikovaná elektronika'2000. Sborník referátů mezinárodní konference
Instituce: Ústav fotoniky a elektroniky AV ČR
(web)
Informace o dostupnosti dokumentu:
Dokument je dostupný v příslušném ústavu Akademie věd ČR. Původní záznam: http://hdl.handle.net/11104/0113859