Original title: Architektura pro rekonstrukci knihy objednávek s nízkou latencí
Translated title: Low-Latency Architecture for Order Book Building
Authors: Závodník, Tomáš ; Kořenek, Jan (referee) ; Dvořák, Milan (advisor)
Document type: Master’s theses
Year: 2016
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Informační technologie tvoří důležitou součást dnešního světa a algoritmické obchodování je mezi obchodníky již známým pojmem. Vysokofrekvenční obchodování, neboli High Frequency Trading (HFT), si žádá využití speciálních hardwarových akcelerátorů, které dokáží poskytnout odezvu na vstup s dostatečně nízkou latencí. Náplní této diplomové práce je návrh a implementace architektury pro rekonstrukci knihy objednávek, která je nezbytnou součástí HFT řešení určených pro finanční burzy. Cílem je využít technologii FPGA ke zpracování informací o stavu na burze s tak nízkým zpožděním, aby výsledné řešení bylo efektivně použitelné v praxi. Výsledná architektura kombinuje hardware a software ve spojení s rychlými vyhledávacími algoritmy tak, aby bylo dosaženo maximálního výkonu bez dopadů na funkci či úplnost vlastní knihy objednávek. Information technology forms an important part of the world and algorithmic trading has already become a common concept among traders. The High Frequency Trading (HFT) requires use of special hardware accelerators which are able to provide input response with sufficiently low latency. This master's thesis is focused on design and implementation of an architecture for order book building, which represents an essential part of HFT solutions targeted on financial exchanges. The goal is to use the FPGA technology to process information about an exchange's state with latency so low that the resulting solution is effectively usable in practice. The resulting architecture combines hardware and software in conjunction with fast lookup algorithms to achieve maximum performance without affecting the function or integrity of the order book.
Keywords: Algorithmic trading; FPGA; hardware acceleration; hardware and software combination; HFT; high frequency trading; low-latency architecture; order book; Algoritmické obchodování; FPGA; hardwarová akcelerace; HFT; kniha objednávek; kombinace hardware a software; nízkolatenční architektura; vysokofrekvenční obchodování

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/61969

Permalink: http://www.nusl.cz/ntk/nusl-255477


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses