Original title: Plánovač instrukcí překladače jazyka C pro architektury se zřetězeným zpracováním instrukcí
Translated title: Instruction Scheduler of C Compiler for Pipelined Architectures
Authors: Kocina, Filip ; Husár, Adam (referee) ; Hruška, Tomáš (advisor)
Document type: Bachelor's theses
Year: 2010
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Tato práce se zabývá backendem překladače jazyka C, konkrétně plánovačem instrukcí. Analyzuje možnosti plánovače instrukcí kompilační platformy LLVM. Popisuje nahrazení stávajícího delay slot filleru pro architekturu MIPS. This work is engaged in the backend of a C compiler, in particular the instruction scheduler. It analyzes possibilities of the instruction scheduler in the LLVM compiler platform. It describes substitution of the current delay slot filler for MIPS architecture.
Keywords: Backend; C language; delay slot filler; hazards; instruction pipelining; instruction scheduler; list-scheduling; LLVM; MIPS; retargetable compiler; Backend; delay slot filler; hazardy; jazyk C; list-scheduling; LLVM; MIPS; plánovač instrukcí; rekonfigurovatelný překladač; zřetězení instrukcí

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/56051

Permalink: http://www.nusl.cz/ntk/nusl-239101


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses