Original title:
Dynamická rekonfigurace hardwarových akcelerátorů
Translated title:
Dynamic Reconfiguration of Hardware Accelerators
Authors:
Brabec, Lukáš ; Přikryl, Zdeněk (referee) ; Masařík, Karel (advisor) Document type: Bachelor's theses
Year:
2013
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta informačních technologií Abstract:
[cze][eng]
Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje.
Thesis deals with usage of dynamic reconfiguration of FPGA in area of application specific instruction-set processors, considerng time-to-market, possibilities of acceleration and universality. Furthermore, it is designed an extension of application specific processor Codix with reconfigurable unit and it is described its implementation. Finally, the results are evaluated and opportunities for further development are identified.
Keywords:
ASIP; CodAL; Codix; Dynamic reconfiguration; FPGA; hardware/software co-design; ASIP; CodAL; Codix; Dynamická rekonfigurace; FPGA; hardware/software co-design
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/54952