Original title: Hardwarová akcelerace extrakce položek z hlaviček paketů
Translated title: Hardware Acceleration of Header Field Extraction
Authors: Polčák, Libor ; Martínek, Tomáš (referee) ; Kořenek, Jan (advisor)
Document type: Master’s theses
Year: 2010
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Většina síťových zařízení pro svou činnost potřebuje získávat položky z hlaviček různých protokolů obsažených v přijatých paketech. Tato práce se zabývá návrhem efektivní jednotky umožňující analýzu hlaviček a extrakci dat v závislosti na požadavcích konkrétní aplikace. Speciální důraz je kladen na možnost zpracování protokolů druhé, třetí a čtvrté síťové vrstvy včetně tunelování paketů. Podporované protokoly je možné volit na základě specifických požadavků různých aplikací. Pro analýzu dat je využíván model založený na pravé lineární gramatice transformované na konečný automat. Technologie FPGA umožňuje skloubení konfigurovatelnosti softwaru s rychlostí hardwarového zpracování nutného pro vysokorychlostní sítě. Implementovanou jednotku je možné využít i pro sítě s rychlostí 40 Gb/s. Extrahované položky je možné vybírat i za běhu jednotky. Most network devices need to obtain specific packet header fields belonging to different network protocol headers for correct functionality. This work aims to create an efficient unit capable of application-specific packet header analysis and data extraction. The proposed unit deals with protocols used on L2, L3, and L4 layers of ISO/OSI model including tunneled protocols; it is possible to specify protocols which are to be supported. Data analysis is based on right linear grammar transformed to finite automaton. Hardware acceleration has to be exploited in order to achieve data processing of all traffic exchanged over high-speed networks. Using FPGA technology it is possible to achieve both fast and configurable data processing. The designed unit is able to process data on up to 40 Gbps networks. On-the-fly configuration of extracted header fields is supported.
Keywords: FPGA.; header field extraction; Network; packet analysis; analýza paketů; extrakce položek; FPGA.; Síť

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/54376

Permalink: http://www.nusl.cz/ntk/nusl-237233


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses