Original title:
Stavové zpracování síťových toků
Translated title:
Stateful Processing of Network Flows
Authors:
Košek, Martin ; Martínek, Tomáš (referee) ; Kořenek, Jan (advisor) Document type: Master’s theses
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta informačních technologií Abstract:
[cze][eng]
Nároky na kvalitu zpracování síťového provozu v různých bezpečnostních zařízeních na počítačových sítích se zvyšují. Zpracování na úrovni izolovaných paketů není pro analýzu síťového provozu dostatečné a je vhodné zavést stavové zpracování toků. Stavové zpracování v software neposkytuje dostatečný výkon pro vysokorychlostní sítě s propustnostmi nad 10 Gb/s a je nutné jej akcelerovat v hardware. V současnosti neexistuje žádná obecná platforma pro skládání toků v hardware a tato úloha musí být v implementována individuálně. Využitím platformy by se tak značně urychlil vývoj stavových síťových zařízení. Tento diplomová práce se zabývá analýzou všech podkladů pro návrh obecné platformy pro stavové zpracování toků. Komponentní struktura architektury navíc umožňuje velkou variabilitu platformy a možnost přizpůsobení pro konkrétní síťovou aplikaci.
Modern network traffic processing became a challenging task as there are increasing demands on network security devices. Packet-level processing is not sufficient for advanced network traffic analysis and it is necessary to design processing over entire network flows. Stateful processing in software does not offer enough performance for high-speed networks over 10 Gbps and therefore acceleration in hardware should be utilized. Currently there exists no universal platform for stateful processing in hardware and this task has to be implemented individually. Utilization of such platform significantly speed-up development of stateful network applications. This master thesis analyzes all aspects of stateful network processing platform design. Component based architecture increases platform flexibility and ability to optimize for chosen network applications.
Keywords:
COMBOv2; FPGA; hash functions; memory management; stateful flow processing; verification; COMBOv2; FPGA; hash funkce; správa paměti; stavové zpracování toků; verifikace
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/53801