Název: Metodika vkládání kontrolních prvků do číslicového systému
Překlad názvu: Methodology of Inserting Checkers into Digital System
Autoři: Bartl, Michal ; Straka, Martin (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2009
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze] [eng]
Problematika popisovaná a řešená v této diplomové práci zapadá tématicky do oblasti testování číslicových obvodů. Jsou v ní vysvětleny základní pojmy jako spolehlivost, řiditelnost, pozorovatelnost a testovatelnost obvodu. Více rozepsány jsou jednotlivé techniky pro zvyšování spolehlivosti číslicových obvodů a je zde uveden také příklad metod zvyšujících testovatelnost obvodu i metody určující metriku, která udává, nakolik je daný obvod diagnostikovatelný. V práci je dále popsán formální model struktury číslicového obvodu, na který navazuje implementační část. V ní byl vytvořen programový prostředek, jehož hlavní funkcí je nalezení komponent, z nichž obvod sestává, a rozpoznání jejich funkce. Pro tyto obvodové prvky dále program vytváří kontrolní obvody, které sledují jejich správnou funkci. The topics described in this diploma thesis belong to the area of digital systems testability analysis. Basic concepts as dependability, controllability, observability and testability are explained. Methods of raising testability and dependability of digital circuits are mentioned including the metrics which allow to evaluate testability parameters. Furthermore, the thesis describes the formal model of digital systems which introduces the implementing part of the thesis. Within this part, a program tool is demonstrated, which allows to identify the components of digital circuits and their function. The other function of the program tool is to create control circuits that check the correct function of such digital circuits.   
Klíčová slova: analýza testovatelnosti obvodu; formální model číslicového obvodu; kontrolní obvody.; Spolehlivost; zvyšování řiditelnosti/pozorovatelnosti obvodu; checker; Dependability; formal model to describe structure of digital circuits.; testability analysis; the methods to increase testability of digital circuits

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/53770

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-236627


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce