Original title: Implementace audio ekvalizéru v hradlovém poli FPGA
Translated title: Audio equalizer implementation based on FPGA structure
Authors: Otisk, Libor ; Valach, Soběslav (referee) ; Kváš, Marek (advisor)
Document type: Bachelor's theses
Year: 2010
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [cze] [eng]
Bakalářská práce seznamuje se základními typy audio ekvalizérů. Popisuje návrh číslicových filtrů pro grafický ekvalizér, správnou volbu struktury, rozložení a tvar číslicových filtrů. Také popisuje realizaci grafického ekvalizéru v aritmetice s pevnou řádovou čárkou. Dále je popsána implementace algoritmu grafického ekvalizéru na PC a implementace v hradlovém poli FPGA. The bachelor thesis introduces the basic types of audio equalizers. It describes the design of digital filters for graphic equalizer, the correct choice of structure, placement and shape of digital filters. It also describes the implementation of graphic equalizer in the fixed-point arithmetic. It further describes an implementation of the algorithm graphic equalizer on PC and the implementation in gate array of FPGA.
Keywords: equalizer; filter; FIR; fixed point; floating point; FPGA; I2C; IIR; ekvalizér; filtr; FIR; FPGA; I2C; IIR; pevná řádová čárka; plovoucí řádová čárka

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/16416

Permalink: http://www.nusl.cz/ntk/nusl-231833


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses