|
|
Implementace algoritmu pro měření parametrů energetických materiálů v obvodu FPGA
Slovák, Jiří ; Moravec, Jaroslav (oponent) ; Maršálek, Roman (vedoucí práce)
V textu diplomové práce je nejprve stručně pojednáno o problematice měření parametrů energetických materiálů v obecné rovině. Důraz je kladen především na popis detonační rychlosti a stručný rozbor nejčastěji používaných metod. Převážná část textu je věnována návrhu a popisu systému, jenž byl vytvořen v prostředí ISE Design Suite s využitím jazyka VHDL. Vývoj byl prováděn s ohledem na pozdější integraci do desky s FPGA a A/D převodníky. Funkčnost algoritmu detekce, implementovaného na základě modelu, byla ověřena v závěrečné části práce simulací zpracování reálných signálů optických sond.
|
|
|
Směrování ve vysokorychlostních počítačových sítích
Vlček, Lukáš ; Hanák, Pavel (oponent) ; Škorpil, Vladislav (vedoucí práce)
Úlohou tejto diplomovej práce je prilbížiť čitateľovi platformu NetCOPE princípom prvého kontaktu s ňou, a to rozobraním jej vnútorných štruktúr - obzvlášť jej aplikačného jadra, a to aj za pomoci jazyka VHDL. Následne práca využíva tieto znalosti pre návrh a implementáciu dvojportového filtračného systému sieťovej premávky, kde sa detailnejšie zameriava na samotný návrh systému v jazyku VHDL.
|
|
|
Analyzátor sběrnice s hradlovým polem Spartan 3
Galia, Jan ; Valach, Soběslav (oponent) ; Bradáč, Zdeněk (vedoucí práce)
Předkládaná práce popisuje návrh a realizaci analyzátoru sběrnic. Tento analyzátor je naprogramován v hradlovém poli rodiny Spartan-3AN XC3S50AN. Návrh obsahuje paralelní paměť SRAM a grafický LCD displej. Výstup dat je realizován pomocí rozhraní USB, paměťové karty microSD a VGA. Také je popsáno použití softwarového procesoru PicoBlaze pro ovládání LCD displeje a uživatelského rozhraní. V poslední části je představena testovací aplikace realizující analýzu komunikace 8bitového procesoru a připojeného alfanumerického displeje a jsou diskutovány výsledky.
|
|
|
Implementace výpočtu FFT v obvodech FPGA a ASIC
Dvořák, Vojtěch ; Bohrn, Marek (oponent) ; Fujcik, Lukáš (vedoucí práce)
Cílem diplomové práce je navrhnout implementaci algoritmu rychlé Fourierovi transformace, kterou lze použít v obvodech FPGA nebo ASIC. Implementace bude modelována v prostředí Matlab a následně bude použit tento návrh jako referenční model pro popis implementace algoritmu rychlé Fourierovy transformace v jazyce VHDL. Pro ověření správnosti návrhu bude vytvořeno verifikační prostředí a provedena verifikace. V poslední části práce bude navržen program, který bude generovat zdrojové kódy pro různé parametry modulu provádějícího rychlou Fourierovu transformaci.
|
|
|
Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera
Gajdošík, Petr ; obrany, Petr Bojda, Univerzita (oponent) ; Kolouch, Jaromír (vedoucí práce)
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen pro programování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA a PRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
|
|
| |
|
|
Digital signal of pressure senzors processing using CPLD
Zátura, Michal ; Fedra, Zbyněk (oponent) ; Kováč, Michal (vedoucí práce)
The goal of this bachelor’s thesis is to design electronic part of the scanning system used to measure altitude. The electronic part is designed as module connected to the development platform XC2-XL. This module is realized like PCB. The principles of the signal processing of the signal from the pressure sensor MPXH6250, particular blocks of the designed module and principle of the barometrical altitude measuring are also described in this thesis. Thesis briefly informs about designing environment Xilinx ISE, VHDL language, the principle and the application of the pressure sensors, the structure of the programmable logic device CPLD and FPGA, the development platforms XC2-XL, the Xilinx Spartan-3 Starter Kit, the programmable logic devices CPLD Coolrunner-II XC2C256 and Spartan-3 XC3S200 FPGA used on the development platforms. The very important part is to design algorithm for processing the logarithm in the digital logic and it´s implementation in VHDL language.
|
|
|
Implementace umělé neuronové sítě do obvodu FPGA
Čermák, Justin ; Šteffan, Pavel (oponent) ; Bohrn, Marek (vedoucí práce)
Tato diplomová práce popisuje postup návrhu efektivně pracujícího obvodu umělé neuronové sítě v obvodu FPGA řady Virtex-5 s maximálním využitím možnosti paralelizace. Teoretická část obsahuje základní informace o umělých neuronových sítích, obvodech FPGA a jazyku VHDL. Praktická část popisuje použitý formát proměnných, vytváření nelineární funkce, princip výpočtu jednotlivých vrstev, nebo možnosti parametrického nastavení vytvořené umělé neuronové sítě.
|
|
|
Implementace ethernetového komunikačního rozhraní do obvodu FPGA
Skibik, Petr ; Fujcik, Lukáš (oponent) ; Bohrn, Marek (vedoucí práce)
Tato práce se zabývá návrhem síťového komunikačního rozhraní na bázi Ethernetu a jeho implementací do obvodu FPGA. Pro popis hardwaru je použit programovací jazyk VHDL. Práce zahrnuje implementaci protokolu linkové vrstvy Ethernetu, dále síťové protokoly IPv4, ARP, ICMP a UDP. Výsledný návrh umožňuje obousměrný datový přenos na úrovni transportní vrstvy TCP/IP modelu. Pro implementaci rozhraní byla použita vývojová deska ML506 osazena FPGA obvodem Virtex5 od firmy Xilinx.
|
|
|
IP generátor mikroprocesorového systému
Kerber, Rostislav ; Tošovský, Petr (oponent) ; Kubíček, Michal (vedoucí práce)
Diplomová práce se týká programovacího jazyku VHDL, návrhového systému ISE Webpack a mikroprocesoru PicoBlaze. Popisuje základy jazyka VHDL a jeho použití. Dále je v práci popsán způsob práce s programem ISE Webpack. V práci jsou popsány nejběžnější periferie a je zde popsán také Picoblaze procesor s jeho parametry a realizace. Na konec je zde popsán IP generátor pro generaci komplexního FPGA návrhu s procesorem Picoblaze.
|
host ::
RSS.