Název:
Stavový firewall v FPGA
Překlad názvu:
Stateful Firewall for FPGA
Autoři:
Žižka, Martin ; Kajan, Michal (oponent) ; Puš, Viktor (vedoucí práce) Typ dokumentu: Diplomové práce
Rok:
2012
Jazyk:
cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze][eng]
Tato práce popisuje analýzu požadavků, návrh a implementaci stavového filtrování paketů do již existujícího bezestavového firewallu. Zabývá se také testováním implementovaného systému. V úvodních dvou kapitolách popisuje vlastnosti vývojové platformy NetCope pro FPGA. Popisuje také princip činnosti firewallu, který zároveň slouží jako specifikace požadavků na stavový firewall. Poté popisuje detailní návrh na úpravy jednotlivých modulů existujícího firewallu a také návrh na vytvoření nových modulů. Zabývá se také implementací navržených modulů a otestováním jejich správné funkčnosti. Závěrem diskutuje současný stav práce a popisuje možná další rozšíření.
This thesis describes the requirements analysis, design and implementation of stateful packet filtering to an existing stateless firewall. They also deals with testing of the implemented system. The first two chapters describe the properties NetCOPE development platform for FPGA. They also describes the principle of operation firewall, which also serves as a requirements specification for stateful firewall. Then describes the detailed design of individual modules to modify the existing firewall and the proposal for the creation of new modules. It also discusses the implementation of the proposed modules and testing for proper operation. Finally, it discuss the current state of the thesis and describes possible future expansion.
Klíčová slova:
bezpečnost; filtrování paketů; FPGA; NetCOPE; Stavový firewall; VHDL; FPGA; NetCOPE; packet filtering; security; Stateful firewall; VHDL
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: http://hdl.handle.net/11012/53761