Název: The LD-RLS algorithm with directional forgetting implemented on a vector-like hardware accelerator
Autoři: Bartosinski, Roman
Typ dokumentu: Příspěvky z konference
Konference/Akce: ICASSP 2011: IEEE International Conference on Acoustics, Speech, and Signal Processing, Praha (CZ), 2011-05-22 / 2011-05-27
Rok: 2011
Jazyk: eng
Abstrakt: The paper discusses an RLS algorithm based on the LDU decomposition (LD-RLS) with directional forgetting implemented on an embedded system with a vector-oriented hardware accelerator. The LD-RLS algorithm can be attractive for control applications to identify an unknown system or to track time-varying parameters. A solution of the LD-RLS algorithm directly contains the estimated parameters. It also offers a possibility to use a priori information about the identified system and its parameters. The implementation of the LD-RLS algorithm is done on an FPGA-based accelerator from a high-level abstraction. It is compared with an implementation of the same algorithm in software on the same platform.
Klíčová slova: directional forgetting; hardware accelerator; LDU decomposition
Číslo projektu: CEZ:AV0Z10750506 (CEP), JU100230 Artemis, 7H10001 (CEP)
Poskytovatel projektu: GA MŠk, GA MŠk
Zdrojový dokument: ICASSP 2011: IEEE International Conference on Acoustics, Speech, and Signal Processing, ISBN 978-1-4577-0539-7

Instituce: Ústav teorie informace a automatizace AV ČR (web)
Informace o dostupnosti dokumentu: Dokument je dostupný na externích webových stránkách.
Externí umístění souboru: http://library.utia.cas.cz/separaty/2011/ZS/bartosinski-0363078.pdf
Původní záznam: http://hdl.handle.net/11104/0199178

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-55890


Záznam je zařazen do těchto sbírek:
Věda a výzkum > AV ČR > Ústav teorie informace a automatizace
Konferenční materiály > Příspěvky z konference