Original title: Aplikované využití DSP bloků v Intel FPGA
Translated title: Applied use of DSP blocks in Intel FPGA
Authors: Kondys, Daniel ; Pokorný, Jiří (referee) ; Smékal, David (advisor)
Document type: Bachelor's theses
Year: 2020
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [cze] [eng]
Tato bakalářská práce se zabývá využitím DSP bloků zejména na FPGA Stratix 10 DX 2800 pro implementaci čítače a~komparátoru. V teoretické části je zběžně popsán protokol Ethernet, vysvětlena souvislost síťových karet s~FPGA čipy, následně je popsána jejich struktura a obecný postup při návrhu digitálního obvodu pro FPGA. V~poslední podkapitole této části jsou podrobně rozebrány DSP bloky na FPGA Virtex UltraScale+ XCVU7P a~Stratix 10 DX 2800. V praktické části je popsána realizace čítače a komparátoru, od jejich návrhu přes vlastní implementaci až po testování. U těchto komponent byly následně měřeny a~vyhodnoceny parametry týkající se spotřeby zdrojů FPGA a maximální frekvence. Nakonec byly tyto komponenty zapojeny do obvodů, které jsou součástí firmwaru pro síťovou kartu COMBO-400g1, a také zde byly měřeny a~vyhodnoceny změny ve spotřebě zdrojů a maximální frekvence. This bachelor's thesis explores the utilization of DSP blocks located particularly on FPGA Stratix 10 DX 2800 for the implementation of a counter and a comparator. In the theoretical part, topics such as the protocol Ethernet, the FPGA technology and its relation with Network Interface Controllers are explained, followed by a~description of general design flow for digital circuits on FPGAs and a detailed insight on DSP blocks in the Virtex UltraScale+ XCVU7P and Stratix 10 DX 2800 FPGAs. The practical part focuses on the design, implementation and testing of the counter and comparator, followed by measurements of their impact on FPGA's resource utilization and maximum frequency. Lastly, it describes the integration of these components into modules that are part of the COMBO-400g1 Network Interface Connector firmware and analyzes their impact on FPGA's resource utilization and maximum frequency.
Keywords: CESNET; comparator; counter; DSP; Ethernet; FPGA; Network Interface Controller; Quartus; Stratix 10; UltraScale+; VHDL; CESNET; DSP; Ethernet; FPGA; komparátor; Quartus; Stratix 10; síťová karta; UltraScale+; VHDL; čítač

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/190269

Permalink: http://www.nusl.cz/ntk/nusl-413417


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses