Název: Formalní verifikace RISC-V procesoru s využitím Questa PropCheck
Překlad názvu: Formal verification of RISC-V processor with Questa PropCheck
Autoři: Javor, Adrián ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2020
Jazyk: slo
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [slo] [eng]

Klíčová slova: Formal verification; model checking; Questa PropCheck; RISC-V; SystemVerilog assertions

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/189360

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-413219


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce
 Záznam vytvořen dne 2020-07-11, naposledy upraven 2022-09-04.


Není přiložen dokument
  • Exportovat ve formátu DC, NUŠL, RIS
  • Sdílet