Název: Port of Pascal FPGA-logarithmic-unit simulator to Simulink/RTW
Autoři: Kadlec, Jiří ; Matoušek, Rudolf ; Vialatte, Christian ; Coleman, J. N.
Typ dokumentu: Příspěvky z konference
Konference/Akce: MATLAB '99 /7./, Praha (CZ), 1999-11-03
Rok: 1999
Jazyk: eng
Číslo projektu: AV0Z1075907 (CEP), OK 314, OK 317, ESPRIT 23544 HSLA
Poskytovatel projektu: MŠMT, MŠMT, Commission EC
Zdrojový dokument: Sborník příspěvků 7. ročníku konference MATLAB '99

Instituce: Ústav teorie informace a automatizace AV ČR (web)
Informace o dostupnosti dokumentu: Dokument je dostupný v příslušném ústavu Akademie věd ČR.
Původní záznam: http://hdl.handle.net/11104/0130257

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-34730


Záznam je zařazen do těchto sbírek:
Věda a výzkum > AV ČR > Ústav teorie informace a automatizace
Konferenční materiály > Příspěvky z konference