Název: Implementace audio ekvalizéru v hradlovém poli FPGA
Překlad názvu: Audio equalizer implementation based on FPGA structure
Autoři: Otisk, Libor ; Valach, Soběslav (oponent) ; Kváš, Marek (vedoucí práce)
Typ dokumentu: Bakalářské práce
Rok: 2010
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [cze] [eng]
Bakalářská práce seznamuje se základními typy audio ekvalizérů. Popisuje návrh číslicových filtrů pro grafický ekvalizér, správnou volbu struktury, rozložení a tvar číslicových filtrů. Také popisuje realizaci grafického ekvalizéru v aritmetice s pevnou řádovou čárkou. Dále je popsána implementace algoritmu grafického ekvalizéru na PC a implementace v hradlovém poli FPGA. The bachelor thesis introduces the basic types of audio equalizers. It describes the design of digital filters for graphic equalizer, the correct choice of structure, placement and shape of digital filters. It also describes the implementation of graphic equalizer in the fixed-point arithmetic. It further describes an implementation of the algorithm graphic equalizer on PC and the implementation in gate array of FPGA.
Klíčová slova: ekvalizér; filtr; FIR; FPGA; I2C; IIR; pevná řádová čárka; plovoucí řádová čárka; equalizer; filter; FIR; fixed point; floating point; FPGA; I2C; IIR

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/16416

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-231833


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Bakalářské práce