|
|
Generátor analyzátorů dokumentů popsaných pomocí RELAX NG
Šimonek, Jan ; Janoušek, Vladimír (oponent) ; Martinek, David (vedoucí práce)
Tato práce se zabývá vytvořením generátoru (překladače), který na základě XML schématu v jazyce RELAX NG vytvoří C++ analyzátor XML dokumentů. Analyzátor je podle zadaného schématu schopen načítat data z XML, validovat je, zpřístupnit je v paměti a zpětně data do XML zapsat. Možnosti použití tohoto systému jsou ilustrovány na příkladech. V práci je také popsán formát XML, existující jazyky pro popis schémat a nutné teoretické základy validace.
|
|
|
Načítání a tisk ASCII čísel v FPGA
Závodník, Tomáš ; Zachariášová, Marcela (oponent) ; Bartoš, Václav (vedoucí práce)
Tématem této práce je otázka zpracování dekadických čísel binárními hardwarovými jednotkami. Použití specializovaného hardware pro tento účel je problematické zejména z důvodu nekompatibility obou číselných soustav. Práce je zaměřena konkrétně na dekadická čísla v pevné řádové čárce předávaná ve formě řetězců ASCII znaků a na technologii FPGA. Navrhovaným řešením je vytvoření hardwarových jednotek umožňujících sekvenční načítání a tisk dekadických čísel ve zmíněné podobě po jednotlivých číslicích. Náplní práce je představení vhodných algoritmů a popis realizace navrhovaných jednotek. Výsledkem je jejich efektivní, konfigurovatelná, přenositelná a znovupoužitelná implementace.
|
|
|
Generátor analyzátorů dokumentů popsaných pomocí RELAX NG
Šimonek, Jan ; Janoušek, Vladimír (oponent) ; Martinek, David (vedoucí práce)
Tato práce se zabývá vytvořením generátoru (překladače), který na základě XML schématu v jazyce RELAX NG vytvoří C++ analyzátor XML dokumentů. Analyzátor je podle zadaného schématu schopen načítat data z XML, validovat je, zpřístupnit je v paměti a zpětně data do XML zapsat. Možnosti použití tohoto systému jsou ilustrovány na příkladech. V práci je také popsán formát XML, existující jazyky pro popis schémat a nutné teoretické základy validace.
|
|
|
Načítání a tisk ASCII čísel v FPGA
Závodník, Tomáš ; Zachariášová, Marcela (oponent) ; Bartoš, Václav (vedoucí práce)
Tématem této práce je otázka zpracování dekadických čísel binárními hardwarovými jednotkami. Použití specializovaného hardware pro tento účel je problematické zejména z důvodu nekompatibility obou číselných soustav. Práce je zaměřena konkrétně na dekadická čísla v pevné řádové čárce předávaná ve formě řetězců ASCII znaků a na technologii FPGA. Navrhovaným řešením je vytvoření hardwarových jednotek umožňujících sekvenční načítání a tisk dekadických čísel ve zmíněné podobě po jednotlivých číslicích. Náplní práce je představení vhodných algoritmů a popis realizace navrhovaných jednotek. Výsledkem je jejich efektivní, konfigurovatelná, přenositelná a znovupoužitelná implementace.
|
host ::
RSS.