|
Návrh testeru paměti RAM ve VHDL
Charvát, Jiří ; Straka, Martin (oponent) ; Strnadel, Josef (vedoucí práce)
Tato práce popisuje problematiku hardwarového testování polovodičových pamětí. Popisuje princip fungování základních typů pamětí, způsob, jakým uchovávají data a způsob komunikace. Dále ukazuje typické poruchy, které v těchto pamětech mohou nastat. Součástí je také návrh a implementace modelu paměti a testeru v jazyce VHDL. Do paměti je možné zanést chyby a následně je připojeným testerem odhalit. Závěrem je nastíněno, jaká je úspěšnost při detekci různých druhů chyb použitím různých druhů testů. Zaměřuje se hlavně na detekci chyb pomocí march testu a jeho variant.
|
|
Nízkolatenční obchodování na burze s využitím externí DRAM
Nevrkla, Lukáš ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Základní složku nízkolatenčního obchodování představuje stroj, který dokáže obchodovat s latencí nižší než jakýkoliv jiný obchodník. Pomocí hardwarových akcelerátorů je možné latenci snížit do řádu stovek nanosekund. Tato práce se zabývá datovou strukturou Order Book uvnitř hardwarového akcelerátoru, která poskytuje klíčové informace o aktuálních cenových hladinách na trhu. Aktuální implementace spravuje tuto strukturu v softwaru hostujícího stroje a v hardwarovém akcelerátoru ukládá pouze několik nejvýhodnějších hladin. Synchronizace hladin mezi hardwarem a softwarem je zatížena latencí v řádu mikrosekund. Proto vznikají situace, kdy obchodovací platforma nemá k dispozici aktuálně nejvýhodnější cenové hladiny. Výstupem práce je hardwarový modul schopný tuto datovou strukturu spravovat v FPGA a uložit v externí dynamické paměti. Latence tohoto modulu se pohybuje v rozsahu 150 až 200 nanosekund s občasným zvýšením (ve 2 % případů) na 450 až 650 nanosekund. Snížená latence umožní rychleji reagovat na velké změny trhu, které jsou pro obchodníky obzvláště zajímavé.
|
|
Návrh testeru paměti RAM ve VHDL
Charvát, Jiří ; Straka, Martin (oponent) ; Strnadel, Josef (vedoucí práce)
Tato práce popisuje problematiku hardwarového testování polovodičových pamětí. Popisuje princip fungování základních typů pamětí, způsob, jakým uchovávají data a způsob komunikace. Dále ukazuje typické poruchy, které v těchto pamětech mohou nastat. Součástí je také návrh a implementace modelu paměti a testeru v jazyce VHDL. Do paměti je možné zanést chyby a následně je připojeným testerem odhalit. Závěrem je nastíněno, jaká je úspěšnost při detekci různých druhů chyb použitím různých druhů testů. Zaměřuje se hlavně na detekci chyb pomocí march testu a jeho variant.
|