|
|
Aplikačně specifický procesor pro stavové zpracování síťových dat
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Bakalářská práce se zabývá návrhem a implementací aplikačně specifického procesoru pro vysokorychlostní stavové měření síťových toků. Hlavním cílem je vytvoření komplexního systému pro akceleraci různých aplikací z oblasti monitorování a bezpečnosti počítačových sítí. Aplikačně specifický procesor tvoří hardwarovou část systému implementovanou v FPGA na akcelerační síťové kartě. Návrh procesoru je proveden s ohledem na nasazení na sítích o rychlostech 100 Gb/s a je založen na unikátní kombinaci rychlosti hardwarového zpracování a flexibility softwarového řízení vycházející z konceptu softwarově definovaného monitorování (SDM). Vytvořený systém prošel funkční verifikací a v rámci hardwarového testování byla ověřena jeho reálná propustnost a další výkonové parametry.
|
|
|
Filtrace paketů ve 100 Gb sítích
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práce se zabývá návrhem a implementací algoritmu pro filtraci paketů pro vysokorychlostní počítačové sítě. Hlavním cílem bylo vytvoření hardwarové architektury pro filtraci, která dosáhne vysoké kapacity ve smyslu počtu filtračních pravidel a umožní nasazení v sítích o rychlostech až 100 Gb/s. Návrh systému byl proveden s ohledem na možnost paralelního zpracování při implementaci v technologii FPGA a s cílem nalezení vhodného kompromisu mezi časovou a paměťovou složitostí algoritmu. Dosažené vlastnosti navržené architektury a vytvořené implementace byly následně ověřeny na dostupných množinách filtračních pravidel. Díky vysoce optimalizované architektuře a řetězenému zpracování bylo možné při implementaci dosáhnout vysoké pracovní frekvence (přes 220 MHz) a současně významně zredukovat paměťové nároky (v průměru o 72% oproti porovnávaným algoritmům). Efektivní využití interní paměti dostupné přímo na čipu umožňuje s použitím FPGA uložení až pěti tisíc filtračních pravidel při zabrání pouze 8% dostupné kapacity paměti. To vše při současném dosažení plné propustnosti linky 100 Gb/s.
|
|
|
DPDK nad síťovými kartami COMBO
Vido, Matej ; Dvořák, Milan (oponent) ; Viktorin, Jan (vedoucí práce)
Softvérový aplikačný rámec Data Plane Development Kit poskytuje štandardné rozhranie pre rýchle spracovanie paketov v užívateľskom priestore. DPDK podporuje sieťové zariadenia od viacerých výrobcov a rôzne architektúry. Združenie CESNET vyvíja sieťové karty rodiny COMBO pre Ethernet o rýchlostiach do 100 Gb/s. Prenos dát medzi sieťovými kartami COMBO a hostiteľským systémom je zabezpečovaný rozhraním SZE2. Táto práca popisuje návrh pridania podpory sieťových kariet COMBO do DPDK pomocou implementácie ovládača pre DPDK nazvaného szedata2. Vytvorený ovládač sa stal súčasťou DPDK od verzie 2.2.0 (december 2015). V práci sú ďalej popísané prevedené merania výkonnosti a dosiahnuté výsledky. Pri meraniach sa podarilo prijímať a vysielať dáta plnou rýchlosťou linky o rýchlosti 100 Gb/s.
|
|
|
100G passive optical network
Sporni, Alex ; Tomašov, Adrián (oponent) ; Horváth, Tomáš (vedoucí práce)
This diploma thesis deals with the current state of development of passive optical networks, with the main emphasis on high-speed passive optical networks of 50 Gb/s and higher. The opening part of the thesis provides a theoretical introduction to optical access networks, their division, elements of passive optical networks and the subsequent analysis of the latest standards. As part of the implementation, simulation topologies for various simulation scenarios are designed in the VPIphotonics Transmission Maker tool. The proposed simulations are properly evaluated in the next chapter. The quality of the proposed simulation topology is assessed using bit/symbol error rate and in some cases in combination with an eye diagram (quality factor). The output of the work are simulation scenarios for various configurations and modulation formats of the proposed optical networks. The output of the work is also a laboratory task, which will be used for teaching purposes.
|
|
|
Automatická konfigurace obslužných nástrojů pro FPGA firmware
Perešíni, Martin ; Matoušek, Jiří (oponent) ; Kučera, Jan (vedoucí práce)
Táto bakalárska práca sa zaoberá návrhom automatickej konfigurácie obslužných nástrojov pre FPGA firmvér. Zadanie práce je riešené v rámci výskumnej aktivity združenia CESNET, ktoré sa venuje vývoju hardvérovo akcelerovaných sieťových kariet postavených na technológií FPGA. Cieľom práce je náhrada súčasného neflexibilného systému pre popis štruktúry firmvéru, ktorý je použitý združením v projektoch NIC, HANIC a SDM. Pôvodný systém je založený na popise firmvéru samostatným XML súborom, ktorý je vytváraný ručne pre každú konfiguráciu. Na základe dôkladnej analýzy problémov systému bol vytvorený návrh. Následne bol tento systém nahradený Device Tree popisom, ktorý dovoľuje automatické generovanie popisu konfigurácie zmenou v prekladovom systéme platformy NetCOPE. Vygenerovaný popis je priamo distribuovaný spolu s hardvérovou konfiguráciou. Softvérové nástroje pracujúce s firmvérom využijú popis pre prácu s firmvérom. V práci bol návrh systému implementovaný a následne bola úspešne overená jeho funkčnosť na nástroji ethctl. Na záver práce sú spomenuté ďalšie možné rozšírenia systému.
|
|
|
100G passive optical network
Sporni, Alex ; Tomašov, Adrián (oponent) ; Horváth, Tomáš (vedoucí práce)
This diploma thesis deals with the current state of development of passive optical networks, with the main emphasis on high-speed passive optical networks of 50 Gb/s and higher. The opening part of the thesis provides a theoretical introduction to optical access networks, their division, elements of passive optical networks and the subsequent analysis of the latest standards. As part of the implementation, simulation topologies for various simulation scenarios are designed in the VPIphotonics Transmission Maker tool. The proposed simulations are properly evaluated in the next chapter. The quality of the proposed simulation topology is assessed using bit/symbol error rate and in some cases in combination with an eye diagram (quality factor). The output of the work are simulation scenarios for various configurations and modulation formats of the proposed optical networks. The output of the work is also a laboratory task, which will be used for teaching purposes.
|
|
|
Automatická konfigurace obslužných nástrojů pro FPGA firmware
Perešíni, Martin ; Matoušek, Jiří (oponent) ; Kučera, Jan (vedoucí práce)
Táto bakalárska práca sa zaoberá návrhom automatickej konfigurácie obslužných nástrojov pre FPGA firmvér. Zadanie práce je riešené v rámci výskumnej aktivity združenia CESNET, ktoré sa venuje vývoju hardvérovo akcelerovaných sieťových kariet postavených na technológií FPGA. Cieľom práce je náhrada súčasného neflexibilného systému pre popis štruktúry firmvéru, ktorý je použitý združením v projektoch NIC, HANIC a SDM. Pôvodný systém je založený na popise firmvéru samostatným XML súborom, ktorý je vytváraný ručne pre každú konfiguráciu. Na základe dôkladnej analýzy problémov systému bol vytvorený návrh. Následne bol tento systém nahradený Device Tree popisom, ktorý dovoľuje automatické generovanie popisu konfigurácie zmenou v prekladovom systéme platformy NetCOPE. Vygenerovaný popis je priamo distribuovaný spolu s hardvérovou konfiguráciou. Softvérové nástroje pracujúce s firmvérom využijú popis pre prácu s firmvérom. V práci bol návrh systému implementovaný a následne bola úspešne overená jeho funkčnosť na nástroji ethctl. Na záver práce sú spomenuté ďalšie možné rozšírenia systému.
|
|
|
DPDK nad síťovými kartami COMBO
Vido, Matej ; Dvořák, Milan (oponent) ; Viktorin, Jan (vedoucí práce)
Softvérový aplikačný rámec Data Plane Development Kit poskytuje štandardné rozhranie pre rýchle spracovanie paketov v užívateľskom priestore. DPDK podporuje sieťové zariadenia od viacerých výrobcov a rôzne architektúry. Združenie CESNET vyvíja sieťové karty rodiny COMBO pre Ethernet o rýchlostiach do 100 Gb/s. Prenos dát medzi sieťovými kartami COMBO a hostiteľským systémom je zabezpečovaný rozhraním SZE2. Táto práca popisuje návrh pridania podpory sieťových kariet COMBO do DPDK pomocou implementácie ovládača pre DPDK nazvaného szedata2. Vytvorený ovládač sa stal súčasťou DPDK od verzie 2.2.0 (december 2015). V práci sú ďalej popísané prevedené merania výkonnosti a dosiahnuté výsledky. Pri meraniach sa podarilo prijímať a vysielať dáta plnou rýchlosťou linky o rýchlosti 100 Gb/s.
|
|
|
Filtrace paketů ve 100 Gb sítích
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práce se zabývá návrhem a implementací algoritmu pro filtraci paketů pro vysokorychlostní počítačové sítě. Hlavním cílem bylo vytvoření hardwarové architektury pro filtraci, která dosáhne vysoké kapacity ve smyslu počtu filtračních pravidel a umožní nasazení v sítích o rychlostech až 100 Gb/s. Návrh systému byl proveden s ohledem na možnost paralelního zpracování při implementaci v technologii FPGA a s cílem nalezení vhodného kompromisu mezi časovou a paměťovou složitostí algoritmu. Dosažené vlastnosti navržené architektury a vytvořené implementace byly následně ověřeny na dostupných množinách filtračních pravidel. Díky vysoce optimalizované architektuře a řetězenému zpracování bylo možné při implementaci dosáhnout vysoké pracovní frekvence (přes 220 MHz) a současně významně zredukovat paměťové nároky (v průměru o 72% oproti porovnávaným algoritmům). Efektivní využití interní paměti dostupné přímo na čipu umožňuje s použitím FPGA uložení až pěti tisíc filtračních pravidel při zabrání pouze 8% dostupné kapacity paměti. To vše při současném dosažení plné propustnosti linky 100 Gb/s.
|
|
|
Aplikačně specifický procesor pro stavové zpracování síťových dat
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Bakalářská práce se zabývá návrhem a implementací aplikačně specifického procesoru pro vysokorychlostní stavové měření síťových toků. Hlavním cílem je vytvoření komplexního systému pro akceleraci různých aplikací z oblasti monitorování a bezpečnosti počítačových sítí. Aplikačně specifický procesor tvoří hardwarovou část systému implementovanou v FPGA na akcelerační síťové kartě. Návrh procesoru je proveden s ohledem na nasazení na sítích o rychlostech 100 Gb/s a je založen na unikátní kombinaci rychlosti hardwarového zpracování a flexibility softwarového řízení vycházející z konceptu softwarově definovaného monitorování (SDM). Vytvořený systém prošel funkční verifikací a v rámci hardwarového testování byla ověřena jeho reálná propustnost a další výkonové parametry.
|
host ::
RSS.