|
|
Automatická konfigurace obslužných nástrojů pro FPGA firmware
Perešíni, Martin ; Matoušek, Jiří (oponent) ; Kučera, Jan (vedoucí práce)
Táto bakalárska práca sa zaoberá návrhom automatickej konfigurácie obslužných nástrojov pre FPGA firmvér. Zadanie práce je riešené v rámci výskumnej aktivity združenia CESNET, ktoré sa venuje vývoju hardvérovo akcelerovaných sieťových kariet postavených na technológií FPGA. Cieľom práce je náhrada súčasného neflexibilného systému pre popis štruktúry firmvéru, ktorý je použitý združením v projektoch NIC, HANIC a SDM. Pôvodný systém je založený na popise firmvéru samostatným XML súborom, ktorý je vytváraný ručne pre každú konfiguráciu. Na základe dôkladnej analýzy problémov systému bol vytvorený návrh. Následne bol tento systém nahradený Device Tree popisom, ktorý dovoľuje automatické generovanie popisu konfigurácie zmenou v prekladovom systéme platformy NetCOPE. Vygenerovaný popis je priamo distribuovaný spolu s hardvérovou konfiguráciou. Softvérové nástroje pracujúce s firmvérom využijú popis pre prácu s firmvérom. V práci bol návrh systému implementovaný a následne bola úspešne overená jeho funkčnosť na nástroji ethctl. Na záver práce sú spomenuté ďalšie možné rozšírenia systému.
|
|
|
Probabilistic Packet Classification Acceleration on FPGA
Kurka, Denis ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Classifying network packets is a crucial task in networking systems, as it allows for efficient routing and filtering of data. Probabilistic filters are a classification method that uses different techniques to approximate the membership of a packet in a set of rules. This work investigates three algorithms: Bloom, cuckoo, and xor filter. The main aim is to compare the performance of these three methods when implemented as hardware components in FPGA systems. The evaluation criteria include error rate, maximal frequency, and FPGA resource usage, primarily focusing on memory. The results indicate that the xor filter outperforms the others regarding error rate, which is superior in any error rate category. The Bloom filter is the fastest option for smaller and quicker components where a higher error rate is tolerable. The cuckoo filter is the most resource-efficient when FPGA logic is the primary concern. These findings contribute to the development of optimised classification systems and provide valuable insights into the possibilities of implementing probabilistic filters in hardware architectures.
|
|
|
Koncepce fotbalového tréninku mládeže v Dolním Bukovsku
MATOUŠEK, Jiří
Cílem této bakalářské práce bylo vytvořit koncepci pro fotbalový trénink mládeže v Dolním Bukovsku. Práce vychází z vlastní praxe autora jako hlavního trenéra mládeže v TJ Dolní Bukovsko. První kapitola je zaměřena na analýzu výchozí situace v Dolním Bukovsku a na fungování fotbalové mládeže v Dolním Bukovsku. Druhá kapitola se zaobírá vytvořením koncepce pro fotbalovou mládež v Dolním Bukovsku, přičemž se věnuje vyjasnění základního zaměření (orientace, hodnot), kategorizace hráčů a týmů v podmínkách vesnického fotbalu, představení metodicko-organizační a obsahové dimenze tréninku. Ve třetí kapitole je pak představen příklad fotbalového tréninku mládeže pro kategorii mladších žáků, který byl vytvořen v souladu s představenou koncepcí.
|
|
| |
|
|
Implementace jednotky pro obsluhu bootování Intel FPGA
Hak, Tomáš ; Fukač, Tomáš (oponent) ; Matoušek, Jiří (vedoucí práce)
Tato práce se dotýká využití technologie FPGA v oblasti počítačových sítí, konkrétně pro hardwarovou akceleraci zpracování síťového provozu na síťové kartě vyvíjené sdružením CESNET, z. s. p. o. Technologie FPGA je oblíbená zejména díky možnosti snadno rekonfigurovat čip a opravit tak případné chyby či aktualizovat firmware. Práce nejprve pojednává o návrhu a implementaci nové jednotky pro Intel FPGA, která bude schopná komunikovat s externí konfigurační flash pamětí čipu osazeného na výše zmiňované kartě. Dále pak řeší návrh a implementaci softwarového nástroje, který bude umožňovat skrze nově implementovanou firmwarovou jednotku nahrát do flash paměti nová konfigurační data a vynutit si rekonfigurování FPGA čipu pomocí těchto nově nahraných dat. Ke konci práce je funkcionalita nově implementovaného systému otestována v praxi.
|
|
|
Monitorování síťového provozu s využitím jazyka P4
Patová, Pavlína ; Matoušek, Jiří (oponent) ; Martínek, Tomáš (vedoucí práce)
Dnes se často setkáváme s potřebou monitorovat kvalitu sítě a služeb. K tomuto účelu může posloužit například INT. Cílem je nalézt optimální platformu a s tím spojený překladač pro implementaci INT, pokusíme se tedy k již implementovaným aplikacím (T4P4S, BMv2) nalézt alternativu. Tyto dvě platformy, ale také zmíníme a rozebereme jejich výhody a nevýhody. Výsledkem práce je přehled možností jednotlivých kompilátorů a výkonu popsaných řešení.
|
|
|
Měření parametrů komunikace přes PCI Express
Matějka, Martin ; Martínek, Tomáš (oponent) ; Matoušek, Jiří (vedoucí práce)
Táto bakalárska práca sa zaoberá vytvorením jednotky, ktorá je schopná merať parametre komunikácie na zbernicovom štandarde PCI Express 3.0. Navrhnutá jednotka je určená pre čip FPGA umiestnený na akceleračnej karte s PCI Express rozhraním. Zároveň opisuje softvér implementovaný v jazyku C, určený na jej ovládanie. V poslednej časti tejto práce sú ukázané experimenty s navrhnutou a implementovanou jednotkou.
|
|
|
Věty Hellyho typu a zlomkového Hellyho typu
Tancer, Martin ; Matoušek, Jiří (vedoucí práce) ; Kaiser, Tomáš (oponent)
Simpliciální komplex je d-reprezentovatelný, pokud je nervem souboru konvexních množin v Rd. Klasická Hellyho věta říká, že pokud d-reprezentovatelný komplex obsahuje všechny možné stěny dimenze d, potom se už nutně jedná o plný simplex. Hellyho věta má mnoho zobecnění; uvedeme stručný přehled některých z nich. Třída d-reprezentovatelných komplexů je podtřídou d-kolabovatelných komplexů, a ta je podtřídou d-Lerayových komplexů. Pro d 1 uvedeme příklad komplexů, které jsou 2d-Lerayovy, ale nejsou (3d 1)-kolabovatelné. Pro d 2 uvedeme příklad komplexů, které jsou d-Lerayovy, ale nejsou (2d 2)-reprezentovateln'e. Navíc pro d 3 dokážeme, že naposledy zmiňované komplexy jsou také d-kolabovatelné. Na závěr reprezentujeme jednoduchý důkaz kombinatorické Alexandrovy duality. Ta je totiž užitečným topologickým nástrojem pro kombinatoriku, například pro topologické verze Hellyho věty.
|
|
|
Samodlážditelné simplexy
Safernová, Zuzana ; Matoušek, Jiří (vedoucí práce) ; Cibulka, Josef (oponent)
V předložené práci se zabýváme problémem k-samodlážditelnosti čtyřstěnů. Simplex S je k-samodlážditelný, pokud se dá rozdělit na k navzájem shodných simplexů (s disjunktními vnitřky), jež jsou navíc pdobné původnímu simplexu S. V rovině jsou všechny k-samodlážditelné trojúhleníky charakterizovány, na druhou stranu jediné k-samodlážditelné simplexy v dimenzi d 3 jsou známy pro hodnotu k = md, kde m 2, tzv. Hillovy simplexy. V práci dokážeme, že v dimenzi 3 existují k-samodlážditelné čtyřstěny pouze pro k = m3, což částečně potvrzuje Hertelovu domněnku, že jediné k-samodlážditelné čtyřstěny jsou Hillovy. Domníváme se , že k = md je nutná podmínka pro existenci k-samodlážditelných simplexů (d > 3).
|
|
|
Perfektní dláždění simplexů
Safernová, Zuzana ; Matoušek, Jiří (vedoucí práce) ; Cibulka, Josef (oponent)
V předložené práci se zabýváme problémem k-samodlážditelnosti d-dimenzionálních simplexů. Simplex S je k-samodlážditelný, pokud se dá rozdělit na k navzájem shodných simplexů (s disjunktními vnitřky), jež jsou navíc podobné původnímu simplexu S. Jediné dosud známé k-samodlážditelné simplexy v dimenzi d 3 jsou pro hodnotu k = md, kde m 2. V práci nastiňujeme Matouškův důkaz neexistence 2-samodlážditelných simplexů pro d 3, který poté opravíme. Uvádíme několik vlastních geometrických postřehů pro k = 2. Na závěr dokazujeme, že v prostoru dimenze 3 neexistuje 3-samodlážditelný simplex.
|
host ::
RSS.