|
|
HTTP protokol pro výukovou HW/SW platformu FITKit
Jóba, István ; Šimek, Václav (oponent) ; Fučík, Otto (vedoucí práce)
Cílem bakalářské práce je implementovat protokol HTTP pro výukovou platformu FITkit. Po představení FITkitu a jeho částí se práce zaměřuje na implementační detaily protokolu HTTP, jako jsou jeho verze, základy komunikace, stavové hlášky a ověřování klientů. Implementace je založena na API knihovnách libfitkit a libkitclient, které byli vytvořeny pro FITkit.
|
|
|
Rozšiřující modul s komunikačním rozhraním Bluetooth
Králíček, Jan ; Fučík, Otto (oponent) ; Šimek, Václav (vedoucí práce)
FITkit slouží studentům, kteří chtějí získat hlubší znalosti hardwaru a programování vestavěných systémů. Nicméně, stále existuje mnoho způsobů, jak vlastnosti FITkitu vylepšit (například bezdrátovou komunikací). Jeden z nejčastěji používaných způsobů, jak toho dosáhnout, je pomocí bluetooth. Díky rozšiřujícímu modulu, který byl navržen, mohou studenti získat nové zkušenosti, které budou moci později využít.
|
|
|
Algoritmy zpracování signálu v FPGA
Maršík, Lukáš ; Fučík, Otto (oponent) ; Zemčík, Pavel (vedoucí práce)
Tato diplomová práce pojednává o možnostech zpracování signálů pomocí digitálních zařízení. Zejména se jedná o analýzu odezvy Dopplerova radaru a následné získání informací o detekovaném objektu (rychlost, směr pohybu, délka, ...). Jde však o málo probádanou oblast, a proto je nezbytné vypůjčit si některé postupy z různých oborů, více či méně příbuzných informačním technologiím. V případě využití nekonvenčních výpočetně náročných metod, které však lze snadno provádět souběžně, je předpokládána hardwarová realizace na čipech FPGA. Propojením s radarovým modulem vzniká velmi rychlý on-line systém, schopný řešit většinu úkonů přímo a v reálné čase. Na výstup jsou pak s minimálním zpožděním odesílána již zpracovaná a transformovaná data, která je možno vizualizovat a zobrazit.
|
|
|
Implementace obrazových klasifikátorů v FPGA
Kadlček, Filip ; Puš, Viktor (oponent) ; Fučík, Otto (vedoucí práce)
Práce je zaměřena na obrazové klasifikátory a jejich implementaci v FPGA. Klasifikátory dělí na dvě skupiny - slabé a silné klasifikátory. Ve skupině silných klasifikátorů se zaměřuje především na AdaBoost. Ve skupině slabých klasifikátorů jsou probrány základní příznakové klasifikátory, jakými jsou například klasifikátory založené na Haarových nebo Gaborových vlnkách, ale především je kladen důraz na klasifikátory LBP, LRP a LR. Naposled uvedené klasifikátory jsou vhodné pro implementaci v FGPA. Na základě těchto klasifikátorů je navržena pseudo-paralelní architektura. Architektura uvažuje provedení klasifikace v FPGA a následné zpracovávání výsledků v počítači. Navržený klasifikátor je velmi rychlý a každý hodinový cyklus produkuje výstup klasifikace.
|
|
|
Implementace algoritmu pro hledání podobností DNA řetězců v FPGA
Pařenica, Martin ; Martínek, Tomáš (oponent) ; Fučík, Otto (vedoucí práce)
Tato práce popisuje způsoby porovnání nukleotidových řetězců s využitím párového a vícenásobného porovnání. V práci jsou popsány algoritmy párového porovnávání pro hledání nad daty v databázích a nebo algoritmy využívající dynamické programování. Dále jsou popsány způsoby vícenásobného porovnání. Mezi základními algoritmy je uvedeno dynamickým programováním a nebo algoritmy, které s využitím určité míry nepřesnosti postupně sestavují porovnání. Teoretickou část práce uzavírá popis technologie FPGA. Další část práce, praktická část, je věnována implementaci jednoho z vícenásobných algoritmů. Závěrečná část shrnuje vlastnosti vybraného algoritmu.
|
|
|
Implementace algoritmu SVM v FPGA
Krontorád, Jan ; Šimek, Václav (oponent) ; Fučík, Otto (vedoucí práce)
Tato diplomová práce se zabývá algoritmy pro trénování klasifikátoru SVM a jejich realizací v hradlovém poli FPGA. Jsou zde uvedeny základní informace o klasifikátoru, jeho trénování a uvedeny dva trénovací algoritmy. Oblíbený algoritmus SMO a algoritmus vhodný pro realizaci trénování v hardwaru.
|
|
|
Univerzální vývojová deska pro mikrokontrolery řady Pic18F
Jež, David ; Fučík, Otto (oponent) ; Šimek, Václav (vedoucí práce)
Tato práce popisuje návrh univerzální vývojové desky pro různé typy mikrokontrolérů a jednotného rozhraní pro modul mikrokontroléru k desce. Věnuje se jak popisu rozhraní a návrhu, tak také přehledu mikrokontrolérů Microchip PIC, použitelných s vývojovou deskou a vlastnostem typu PIC 18F4550. Práce dále zmiňuje podobné typy ostatních výrobců. Práce uvádí návrh vývojové desky a jejích komponent od blokového schéma přes schéma zapojení až k návrhu desek plošných spojů a vytvoření 3D modelů desek.
|
|
|
Využití funkcionálních jazyků pro hardwarovou akceleraci
Hodaňová, Andrea ; Kadlček, Filip (oponent) ; Fučík, Otto (vedoucí práce)
Cílem této práce je prozkoumat možnosti využití funkcionálního paradigmatu pro hardwarovou akceleraci, konkrétně pro datově paralelní úlohy. Úroveň abstrakce tradičních jazyků pro popis hardwaru, jako VHDL a Verilog, přestáví stačit. Pro popis na algoritmické či behaviorální úrovni se rozmáhají jazyky původně navržené pro vývoj softwaru a modelování, jako C/C++, SystemC nebo MATLAB. Funkcionální jazyky se s těmi imperativními nemůžou měřit v rozšířenosti a oblíbenosti mezi programátory, přesto je předčí v mnoha vlastnostech, např. ve verifikovatelnosti, schopnosti zachytit inherentní paralelismus a v kompaktnosti kódu. Pro akceleraci datově paralelních výpočtů se často používají jednotky FPGA, grafické karty (GPU) a vícejádrové procesory. Praktická část této práce rozšiřuje existující knihovnu Accelerate pro počítání na grafických kartách o výstup do VHDL. Accelerate je možno chápat jako doménově specifický jazyk vestavěný do Haskellu s backendem pro prostředí NVIDIA CUDA. Rozšíření pro vysokoúrovňovou syntézu obvodů ve VHDL představené v této práci používá stejný jazyk a frontend.
|
|
| |
|
|
Využití syntézy na systémové úrovni pro aplikace s platformou ZYNQ
Husák, Jiří ; Drábek, Vladimír (oponent) ; Fučík, Otto (vedoucí práce)
Práce se zabývá využitím syntézy na systémové úrovni v aplikaci pro zpracování obrazu. Aplikace je určena pro platformu Xilinx ZYNQ. Komponenty v FPGA jsou popsány v jazyce C++. K implementaci bylo použito vývojové prostředí Xilinx Vivado HLS. V rámci práce byly navrženy a implementovány filtry obrazu (Sobelův, mediánový, bilaterální) a také architektura ke klasifikátoru AdaBoost pro detekci registračních značek vozidel. Jako rozšíření byla implementována komponenta pro vyhledávání začátku paketu.
|
host ::
RSS.