|
|
Konstrukce GPS přístroje
Hort, Marek ; Jaroš, David (oponent) ; Šteffan, Pavel (vedoucí práce)
Cílem předkládané diplomové práce bylo vytvořit zařízení schopné přijímat navigační data ze systému GPS. Tyto data následně ukládat do vlastní paměti a po připojení k PC je zobrazit na satelitní mapě. Zařízení bylo realizováno za pomocí obvodu FPGA a GPS modulu LEA -5s. Byl vytvořen popis v jazyce VHDL, který byl do obvodu implementován. Součástí VHDL designu byl i popis procesoru PICOBLAZE, který řídí celé zařízení. Pro zobrazení a archivaci dat uložených v zařízení byla vytvořena PC aplikace GPS TRACER. Ta je schopna prostřednictvím GOOGLE MAPS zobrazit uloženou trasu na satelitní mapě. Pro vytvářené zařízení byly navrženy a zhotoveny desky plošných spojů, které byly následně ručně osazeny.
|
|
|
Dynamická rekonfigurace s Atmel FPSLIC
Jančík, Martin ; Hanák, Pavel (oponent) ; Fedra, Zbyněk (vedoucí práce)
Tato práce popisuje platformu Atmel FPSLIC, která je tvořeny pomocí hradlových polí FPGA a mikrořadiče AVR. Je zde i popsán vývojový kit STK594 a jeho možnosti programování, ať hradlového pole FPGA, tak také mikrořadiče AVR. Také je popsán samotný obvod AT94K. Tento obvod je možné programovat jazykem VHDL (pole FPGA) nebo pomocí assembleru a jazyka C pro mikrořadič. Toto vše umožňuje sloučit do jednoho výstupního souboru pomocí programu System Designer, který obsahuje sadu softwarových nástrojů pro dané programové jazyky a generování celého obvodu. Práce dále popisuje jednoduchou aplikaci pro obě části platformy. Také je zde věnováno popisu dynamické rekonfigurace hradlové části tohoto obvodu.
|
|
|
Implementace OFDM demodulátoru v obvodu FPGA
Solar, Pavel ; Urban, Josef (oponent) ; Maršálek, Roman (vedoucí práce)
Diplomová práce stručně rozebírá princip OFDM modulace, možnosti synchronizace a odhadu frekvenční charakteristiky kanálu v OFDM. Je vytvořen jednoduchý model OFDM systému v programu MATLAB. Kombinací schématického popisu a popisu v jazyce VHDL je vytvořen ve vývojovém prostředí ISE behaviorální popis OFDM demodulátoru pro implementaci do FPGA.
|
|
|
Návrh hardwarového šifrovacího modulu
Bayer, Tomáš ; Stančík, Peter (oponent) ; Sobotka, Jiří (vedoucí práce)
Tato diplomová práce pojednává o problematice kryptografických systémů a šifrovacích algoritmů, u nichž je rozebráno, jak fungují, kde se využívají a jak se implementují v praxi. V první kapitole jsou uvedeny základní kryptografické pojmy, rozdělení algoritmů na symetrické a asymetrické a zhodnocení jejich použití a spolehlivostí. Následující kapitoly popisují substituční a transpoziční šifry, blokové a proudové šifry, z nichž je většina šifrovacích algoritmů odvozena. V neposlední řadě jsou jmenovány a popsány režimy, v nichž šifry pracují. Ve čtvrté kapitole jsou popsány principy některých konkrétních šifrovacích algoritmů. Cílem je přiblížit podstatu fungování jednotlivých algoritmů. U těch složitějších algoritmů jako DES a GOST jsou pro lepší představu přiložena bloková schémata popisující průběh a pořadí prováděných operací. V závěru každého algoritmu je uveden příklad jeho použití v praxi. Následující pátá kapitola pojednává o tématu hardwarové implementace šifer. V této kapitole je porovnána hardwarová implementace se softwarovou a to hlavně z praktického úhlu pohledu. Jsou popsány různé prostředky návrhu implementace a různé programovací jazyky pro návrh hardwarové implementace algoritmů. U programovacích jazyků jsou uvedeny jejich vývoj, výhody a nevýhody. Kapitola šestá pojednává o samotném návrhu vybraných šifrovacích algoritmů. Konkrétně se jedná o návrh hardwarové implementace proudové šifry s generátorem pseudonáhodné posloupnosti založeným na LFSR navrhnuté v jazyku VHDL a také v programu Matlab. Jako druhý návrh hardwarové implementace byla zvolena bloková šifra GOST. Tato byla navržena v jazyce VHDL. Funkce obou návrhů implementací šifrovacích algoritmů byly otestovány a výsledky zhodnoceny.
|
|
|
USB communication protocol analysis
Zošiak, Dušan ; Fujcik, Lukáš (oponent) ; Šteffan, Pavel (vedoucí práce)
Tato práce je zaměřena na zpracování a analýzu USB komunikačního protokolu a implementace jeho jednotlivých částí do FPGA obvodu s využitím programovacího jazyka VHDL. Ve finální podobě by měla práce představovat souhrnný a ucelený dokument popisující principy USB rozhraní a jeho komunikace doplněných praktickým návrhem v jazyce VHDL, který by byl schopen převést data do USB.
|
|
|
Metody kompenzace nesymetrií kvadraturního demodulátoru
Povalač, Karel ; Valenta, Václav (oponent) ; Maršálek, Roman (vedoucí práce)
Kvadraturní modulátor (demodulátor) je používán ve vysílací (přijímací) části mnoha zařízení. Nežádoucí parametry mohou ovlivňovat amplitudu, fází nebo stejnosměrný offset modulátoru (demodulátoru). Kompenzování těchto nesymetrií bylo hlavním úkolem práce. Nejprve v prostředí MATLAB vznikly simulace těchto metod a dále byly zkoumány jejich výsledky. Následovala implementace těchto metod na programovatelný logický obvod pomocí programu Xilinx ISE. K tomuto účelu byla využita vývojová deska V2MB1000 s analogovým modulem Memec P160. V poslední fázi byly výsledky simulací podloženy praktickým měřením.
|
|
|
Implementace OFDM v obvodu FPGA
Horák, Martin ; Fedra, Zbyněk (oponent) ; Maršálek, Roman (vedoucí práce)
Diplomová práce je zamena na implementaci OFDM modemu do programovatelného obvodu FPGA. Výhody vyuití OFDM jsou zejmé, vysoká spektrální úinnost a robustnost vi mnohacestnému íení. Základní principy OFDM signál jsou proto zmínny na nkolika prvních stranách. V tomto pípad byla vyuita konstrukce OFDM signálu pomocí inverzní Fourierovy transformace s vnitní modulací nosných 256-QAM pro zvýení kapacity kanálu. Jeliko je algoritmus výpotu diskrétní Fourierovy transformace pomrn sloitý, je vyuit efektivní algoritmus IFFT a jeho algoritmem vyuitým v obvodech DSP se také budeme zabývat. Dále jsou analyzovány moné problémy spojené s realizací takto zvoleného modemu a poskytnuta vhodná eení pro jejich eliminaci. Ped zapoetím implementace návrhu do vlastního obvodu je vak nutno provést nezbytné teoretické simulace v programu Matlab. Analyzovaný OFDM signál je podroben statistické i spektrální analýze. Nkolik stran je dále vnováno samotnému HW, pro který je návrh uren a dále pokrauje kapitola vnovaná simulacím v obvodovém simulátoru ModelSim. Pro vlastní programování vhdl kódu je pouito programu ISE Xilinx. V závru práce jsou pak uvedeny praktická mení potvrzující funknost daného modemu. Vechny skripty a data pouité v rámci práce jsou distribuovány na piloeném médiu.
|
|
|
Implementation of AES Algorithm on FPGA
Smékal, D.
This paper presents a VHDL (Very High Speed Integrated Circuit Hardware Description Language) implementation of 128-bit AES (Advanced Encryption Standard) on FPGA card (FieldProgrammable Gate Array) using Virtex-7 FPGA chip manufactured by Xilinx company. In this project our main concern is to implement all modules of this algorithm on hardware.
|
|
|
Design Retiming na HDL úrovni
Kafka, Leoš ; Matoušek, Rudolf
Článek se zabývá zlepšením časování obvodu pomocí úprav na vyšší úrovni popisu obvodu. Některé nástroje pro syntézu umožňují zlepšení časování, ale tyto techniky nejsou dostupné pro všechny architektury, například pro Atmel FPSLIC. Modifikace na úrovni HDL je nezávislá na použité architektuře a je tak jednou z možností, jak provést zlepšení časování i pro tyto architektury.
|
|
|
Dynamic runtime partial reconfiguration in FPGA
Matoušek, Rudolf ; Daněk, Martin ; Pohl, Zdeněk ; Kadlec, Jiří
Runtime dynamic reconfiguration of FPGA devices has been an issue of the last decade. Although this feature permits more robust and more flexible designes and devices that posseses it are available on the market, it is not directly supported by the current design tools. This paper presents a simple design that uses true dymnamic reconfiguration for Atmel AT94K devices. The design has been implemented using a special feature of the currently available Figaro IDS5.2 tool in an innovative way.
|
host ::
RSS.