National Repository of Grey Literature 14 records found  previous11 - 14  jump to record: Search took 0.01 seconds. 
Implementation of modular arithmetic in FPGAs and ASICs
Sýkora, Michal ; Bohrn, Marek (referee) ; Dvořák, Vojtěch (advisor)
This thesis is focused on analysis, design and implementation of modular arithmetic in FPGAs and ASICs. Its main objective is to create a C++/SystemC library, that contains synthesizable functions for operations with Montgomery reduction in modular arithmetic. Results of the implementation of Montgomery reduction are compared with results of classic algorithms for modular arithmetic.
Security applications for Android
Celeng, Michal ; Burget, Radim (referee) ; Hajný, Jan (advisor)
The work deals with the issue of operations with large numbers in the enviroment of the Android operating system, mainly their time consumption and the implementation of protocol HM12 created for attribute authentication. The output of created application is a QR code generated with the necessary information for the user authentication. A premise is to preserve user's anonymity and other features expected in a modern cryptography.
Residue Number System Based Building Blocks for Applications in Digital Signal Processing
Younes, Dina ; Brzobohatý, Jaromír (referee) ; Vlček, Čestmír (referee) ; Šteffan, Pavel (advisor)
Předkládaná disertační práce se zabývá návrhem základních bloků v systému zbytkových tříd pro zvýšení výkonu aplikací určených pro digitální zpracování signálů (DSP). Systém zbytkových tříd (RNS) je neváhová číselná soustava, jež umožňuje provádět paralelizovatelné, vysokorychlostní, bezpečné a proti chybám odolné aritmetické operace, které jsou zpracovávány bez přenosu mezi řády. Tyto vlastnosti jej činí značně perspektivním pro použití v DSP aplikacích náročných na výpočetní výkon a odolných proti chybám. Typický RNS systém se skládá ze tří hlavních částí: převodníku z binárního kódu do RNS, který počítá ekvivalent vstupních binárních hodnot v systému zbytkových tříd, dále jsou to paralelně řazené RNS aritmetické jednotky, které provádějí aritmetické operace s operandy již převedenými do RNS. Poslední část pak tvoří převodník z RNS do binárního kódu, který převádí výsledek zpět do výchozího binárního kódu. Hlavním cílem této disertační práce bylo navrhnout nové struktury základních bloků výše zmiňovaného systému zbytkových tříd, které mohou být využity v aplikacích DSP. Tato disertační práce předkládá zlepšení a návrhy nových struktur komponent RNS, simulaci a také ověření jejich funkčnosti prostřednictvím implementace v obvodech FPGA. Kromě návrhů nové struktury základních komponentů RNS je prezentován také podrobný výzkum různých sad modulů, který je srovnává a determinuje nejefektivnější sadu pro různé dynamické rozsahy. Dalším z klíčových přínosů disertační práce je objevení a ověření podmínky určující výběr optimální sady modulů, která umožňuje zvýšit výkonnost aplikací DSP. Dále byla navržena aplikace pro zpracování obrazu využívající RNS, která má vůči klasické binární implementanci nižší spotřebu a vyšší maximální pracovní frekvenci. V závěru práce byla vyhodnocena hlavní kritéria při rozhodování, zda je vhodnější pro danou aplikaci využít binární číselnou soustavu nebo RNS.

National Repository of Grey Literature : 14 records found   previous11 - 14  jump to record:
Interested in being notified about new results for this query?
Subscribe to the RSS feed.