|
|
Návrh VR dílny
Veškrna, Filip ; Cejpek, Zdeněk (oponent) ; Hůlka, Tomáš (vedoucí práce)
Tato bakalářská práce pojednává o problematice vytváření programu pro zařízení virtuální reality. V teoretické části jsou rozebrána dostupná zobrazovací a pomocná zařízení. Dále se práce zabývá popisem dostupných enginů pro tvorbu VR aplikací. V praktické části je vytvořena aplikace pro virtuální realitu v programu Unity, reprezentující model domácí dílny. Aplikace obsahuje množství aktivních a interaktivních prvků za účelem vytvoření co nejpřesvědčivějšího dojmu z reálné dílny.
|
|
|
Implementace frekvenční a amplitudové modulace do obvodu FPGA
Veškrna, Filip ; Prokop, Roman (oponent) ; Fujcik, Lukáš (vedoucí práce)
Tato bakalářská práce se zabývá návrhem amplitudového modulátoru v obvodu FPGA. Teoretická část obsahuje popis principů amplitudové, frekvenční a Sigma-Delta modulace a shrnuje normy pro rozhlasové vysílání v České republice. V praktické části je řešen návrh vstupního Sigma-Delta A/D převodníku s využitím jednoduchých pasivních součástek včetně návrhu vstupních digitálních filtrů CIC a FIR pomocí programu MATLAB. Je také popsán návrh náhledové tabulky pro funkci sinus, bloků pro úpravu a násobení vzorků signálu a také výstupní Sigma-Delta D/A převodník. Celý obvod je popsán v jazyce VHDL.
|
|
|
Design of digital IP block for discrete cosine transform
Veškrna, Filip ; Kovalský, Jan (oponent) ; Fujcik, Lukáš (vedoucí práce)
This diploma thesis deals with design of IP block for discrete cosine transform. Theoretical part summarizes algorithms for computation of discrete cosine transform and their hardware usability is discussed. Chosen algorithm for hardware implementation is modeled in C language. Algorithm is described at RTL level, verified and synthesized to TSMC 65 nm technology. Hardware implementation is then evaluated with respect of throughput, area, speed and power consumption.
|
|
|
Využití virtuální reality v rámci průmyslu 4.0
Veškrna, Filip ; Škrabánek, Pavel (oponent) ; Hůlka, Tomáš (vedoucí práce)
Tato diplomová práce pojednává o tématice průmyslu 4.0, využití technologie virtuální reality a vývojového prostředí Unity3D. V praktické části je vytvořena aplikace zajišťující spojení více osob ve virtuálním prostředí s možností využití brýlí virtuální reality nebo osobního počítače. Vytvořená aplikace obsahuje tři demonstrační scény ukazující možnosti využití, mezi které patří zasedací místnost, školní učebna a průmyslová hala. Každá ze scén je obohacena o specifické funkce.
|
|
|
Návrh VR dílny
Veškrna, Filip ; Cejpek, Zdeněk (oponent) ; Hůlka, Tomáš (vedoucí práce)
Tato bakalářská práce pojednává o problematice vytváření programu pro zařízení virtuální reality. V teoretické části jsou rozebrána dostupná zobrazovací a pomocná zařízení. Dále se práce zabývá popisem dostupných enginů pro tvorbu VR aplikací. V praktické části je vytvořena aplikace pro virtuální realitu v programu Unity, reprezentující model domácí dílny. Aplikace obsahuje množství aktivních a interaktivních prvků za účelem vytvoření co nejpřesvědčivějšího dojmu z reálné dílny.
|
|
|
Implementace frekvenční a amplitudové modulace do obvodu FPGA
Veškrna, Filip ; Prokop, Roman (oponent) ; Fujcik, Lukáš (vedoucí práce)
Tato bakalářská práce se zabývá návrhem amplitudového modulátoru v obvodu FPGA. Teoretická část obsahuje popis principů amplitudové, frekvenční a Sigma-Delta modulace a shrnuje normy pro rozhlasové vysílání v České republice. V praktické části je řešen návrh vstupního Sigma-Delta A/D převodníku s využitím jednoduchých pasivních součástek včetně návrhu vstupních digitálních filtrů CIC a FIR pomocí programu MATLAB. Je také popsán návrh náhledové tabulky pro funkci sinus, bloků pro úpravu a násobení vzorků signálu a také výstupní Sigma-Delta D/A převodník. Celý obvod je popsán v jazyce VHDL.
|
|
|
Design of digital IP block for discrete cosine transform
Veškrna, Filip ; Kovalský, Jan (oponent) ; Fujcik, Lukáš (vedoucí práce)
This diploma thesis deals with design of IP block for discrete cosine transform. Theoretical part summarizes algorithms for computation of discrete cosine transform and their hardware usability is discussed. Chosen algorithm for hardware implementation is modeled in C language. Algorithm is described at RTL level, verified and synthesized to TSMC 65 nm technology. Hardware implementation is then evaluated with respect of throughput, area, speed and power consumption.
|
host ::
RSS.