|
|
Aplikace založené na generátoru testovacích případů
Leonteva, Valeriia ; Bardonek, Petr (oponent) ; Strnadel, Josef (vedoucí práce)
Cílem této bakalářské práce je vytvořit přehled aktuálního stavu nástrojů, které umožňují automaticky generovat testovací případy. Dále na příkladu zvoleného nástroje ukázat způsob práce s ním a jeho schopnosti v generaci spustitelných testu. Pro následující práci byl vybrán nástroj UPPAAL, který umožňuje vytvořit model zvoleného systému pomocí časovaných automatů, ověřit a simulovat jeho běh a následně vytvořit testovací případ pro daný systém. Ve výsledku nástroj vygeneruje cestu průchodu systémem, kterou je možné uložit ve formě spustitelného testovacího případu a to v libovolném programovacím jazyce. Pro testování byly zvoleny tři různé systémy: systém vypínače světla, implementovaný v jazyce Java; 2-bitová násobička, jejíž chování je popsané pomocí jazyka Verilog; a systém zjednodušeného výtahu, který je představen v jazyce C. Ve výsledku byly získány spustitelné testovací případy pro zvolené systémy, spolu s jejich vlastnostmi jako pokrytí systému, počet kroků pro dosažení cílů a kvalita vygenerovaných cest.
|
|
|
Aplikace založené na generátoru testovacích případů
Leonteva, Valeriia ; Bardonek, Petr (oponent) ; Strnadel, Josef (vedoucí práce)
Cílem této bakalářské práce je vytvořit přehled aktuálního stavu nástrojů, které umožňují automaticky generovat testovací případy. Dále na příkladu zvoleného nástroje ukázat způsob práce s ním a jeho schopnosti v generaci spustitelných testu. Pro následující práci byl vybrán nástroj UPPAAL, který umožňuje vytvořit model zvoleného systému pomocí časovaných automatů, ověřit a simulovat jeho běh a následně vytvořit testovací případ pro daný systém. Ve výsledku nástroj vygeneruje cestu průchodu systémem, kterou je možné uložit ve formě spustitelného testovacího případu a to v libovolném programovacím jazyce. Pro testování byly zvoleny tři různé systémy: systém vypínače světla, implementovaný v jazyce Java; 2-bitová násobička, jejíž chování je popsané pomocí jazyka Verilog; a systém zjednodušeného výtahu, který je představen v jazyce C. Ve výsledku byly získány spustitelné testovací případy pro zvolené systémy, spolu s jejich vlastnostmi jako pokrytí systému, počet kroků pro dosažení cílů a kvalita vygenerovaných cest.
|
host ::
RSS.