|
|
UVM Verification of DMA Medusa System
Petruška, Zdenko ; Martínek, Tomáš (oponent) ; Kekely, Lukáš (vedoucí práce)
This thesis describes design and implementation of verification environment for system DMA Medusa. DMA Medusa is hardware system used for high speed transmissions between network card and RAM. Verification environment is developed in SystemVerilog using UVM. Environment is designed with intention to find functional bugs using top level random stimulus. Testbench requirements have been defined prior to its implementation. Requirements are based on system specification and previous version of testbench. Previous version has been based on different methodology. New testbench implements the functionality of previous one. In addition, some functionality has been exteded. Implemented testbench extends previous memory model by serving memory requests in random order. It also implements functional coverage focused on communication with memory and network card. Goal of functional coverage is to monitor quality of generated stimulus.
|
|
|
Překladač jazyka P4.16 využívající vysokoúrovňovou syntézu
Neruda, Jakub ; Kekely, Lukáš (oponent) ; Martínek, Tomáš (vedoucí práce)
Jazyk P4, určený pro programování funkcionality síťových prvků je v současnosti progresivním trendem na poli síťové administrace. Nicméně tento jazyk se stále vyvíjí a jeho poslední revize P416 výrazně změnila nejen možnosti jazyka a jeho syntax, ale i celý kompilátor. Sdružení CESNET podporuje vývoj P4, a proto i jeho se týká přechod na nový standard. Tato práce zkoumá možné problémy spojené s migrací, konkrétně překlad vysokoúrovňových uživatelských akcí do VHDL popisu s využitím vysokoúrovňové syntézy, zapojování speciálních extern objektů a podporu atomických sekcí. Text diskutuje možné způsoby zapojení HDL komponent, jakož i organizaci jejich paměťového prostoru pro runtime konfiguraci ze software. Taktéž je přiblížena architektura kompilátoru, s praktickými ukázkami realizace základních objektů pro překlad P4 do cílové architektury. Závěr práce demonstruje využití nástroje Vivado HLS pro optimalizaci C++ kódů za účelem co největšího výkonu výsledného obvodu.
|
|
|
User Interface for DDoS Mitigation Configuration
Man, Jakub ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Denial of Service (DoS) attacks is a common type of attack on internet networks and devices. A DDoS Protector device was developed to mitigate these attacks, but the configuration of this device can be complicated and requires users to be knowledgeable about the subject to configure the device to mitigate attacks effectively. This thesis focuses on providing a user interface that simplifies the configuration process of the Protector device to help less advanced users mitigate DoS attacks effectively. A web-based graphical user interface and a web application interface will be developed. The user interface will help users to configure the Protector device more straightforwardly. The application interface will allow other developers to integrate the Protector device configuration into other applications.
|
|
|
Demonstrace využití platformy System on Chip Pynq Z2
Polášek, Patrik ; Mrázek, Vojtěch (oponent) ; Kekely, Lukáš (vedoucí práce)
Práce se zabývá vývojovou platformou Pynq Z2 s SoC obsahujicim programovatelnou logiku FPGA propojenou s procesorem ARM. Hlavním cílem je vytvoření skupiny vzorových aplikací, které využívají periferie dostupné na vývojové desce a realizují kritické výpočty na FPGA. Tyto aplikace mají podobu šablony dělící funkcionalitu na část komunikující s periferií a druhou část implementující samotný algoritmus výpočtu. Zvoleny byly konkretní algoritmy z oblasti vyhledávání v textu (Knuth-Morris-Pratt algoritmus), filtrace obrazu (změna barev obrazu a vyhlazovací konvoluční maska), filtrace zvukového signálu (dolní propust) a klasifikace internetových paketů (rozhodovací strom). Algoritmy je možné nahradit za vlastní, přičemž okolní rozhraní pro komunikaci s periferií zůstane zachováno. Kromě samotné implementace je ke každé aplikaci poskytnut interaktivní Jupyter Notebook dokument s doprovodným materiálem, který má za cíl usnadnit pochopení dané problematiky.
|
|
|
Úkázky hardwarové akcelerace na přípravku Pynq Z2
Vosyka, Pavel ; Kekely, Lukáš (oponent) ; Kořenek, Jan (vedoucí práce)
Práce se zabývá hardwarovou akcelerací na platformě Pynq Z2 osazenou technologií Xilinx Zynq. Na této platformě byly navrženy tři úlohy demonstrující hardwarovou akceleraci. Primárním cílem úloh bylo prezentovat hardwarovou akceleraci pro výukové účely, proto byla snaha je vytvořit co nejjednodušeji, aby byly dobře pochopitelné. Hardwarové akcelerátory jsou napsány v jazyku VHDL a jejich obsluha je zajištěna pomocí aplikace v Pythonu v rámci technologie Pynq. Všechny úlohy byly implementovány a ověřeny na dostupném hardwarovém přípravku.
|
|
|
Emulace periferií vestavěných systémů pro rychlé prototypování
Müller, Dominik ; Kekely, Lukáš (oponent) ; Mrázek, Vojtěch (vedoucí práce)
Tato práce se zabývá návrhem a konstrukcí vývojové a testovací platformy pro vývojáře vestavěných systémů určené k akceleraci počátečních fází vývoje vestavěných systémů. Vytvořená platforma umožňuje vývojáři emulovat real-time okolí vyvíjeného systému, které může pozorovat a ovlivňovat. Návrh celé platformy se soustředil na její rozsáhlou konfigurovatelnost, snadnou rozšířitelnost, znovupoužitelnost a univerzalitu. Simulace probíhá přímo vůči reálnému mikrokontroléru. Platforma tak doplňuje přístup čistě softwarové simulace o reálný základ, ale zůstává, oproti specializovaným testovacím systémům, znovupoužitelná a cenově dostupná. Výsledkem práce je fyzické zařízení ovladatelné přes počítač uživatele umožňující připojit vývojový kit a simulovat jeho okolí.
|
|
|
Akcelerace aplikace pro potlačení DDoS útoků
Vojanec, Kamil ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Diplomová práce se zabývá optimalizací a akcelerací aplikace pro potlačení útoků typu odepření služby. Cílem práce je analyzovat existující implementaci aplikace DDoS Protector a identifikovat součásti, které je vhodné optimalizovat nebo akcelerovat. Na základě této analýzy je proveden návrh nového přístupu ke klasifikaci paketů s využitím open-source frameworku DPDK a návrh hardwarové akcelerace pomocí knihovny RTE Flow. Výsledkem této práce je sada modulů a implementace nezbytných komponent pro aplikaci DDoS Protector. Výsledné komponenty jsou pak řádně testovány. Na závěr je provedeno srovnání výsledků původní a nové implementace. Například při použití 256 mitigačních pravidel dochází s upravenými komponentami až k pětinásobnému zvýšení paketové propustnosti celé aplikace.
|
|
|
Prostředí pro funkční verifikaci multi-sběrnic podle UVM standardu
Beneš, Tomáš ; Šišmiš, Lukáš (oponent) ; Kekely, Lukáš (vedoucí práce)
Práce se zabývá návrhem a následnou implementací prostředí pro verifikace multi-sběrnic s využitím principů univerzální verifikační metodologie (UVM). Dále se zabývá implementací verifikací tří FPGA konkrétních komponent využívající multi-sběrnice jako vstupní a výstupní rozhraní. Implementace prostředí i všech verifikací je napsaná v jazyce SystemVerilog s využitím knihovny implementující základní konstrukce pro UVM. Dosažené výsledky práce jsou funkční a jednoduše znovupoužitelné při tvorbě dalších verifikací využívající multi-sběrnic. Navržené prostředí se dají využít jako struktura pro tvorbu dalších verifikačních prostředí pro jiné sběrnice.
|
|
|
Graf řízení toku programů v jazyce P4
Ponek, Timotej ; Šišmiš, Lukáš (oponent) ; Kekely, Lukáš (vedoucí práce)
Koncept SDN sa postupne stal jedným z najpopulárnejších riešení správy sietí. Umožňuje rýchlu rekonfigurovateľnosť sieťových zariadení tak, aby odrážala aktuálne požiadavky a taktiež umožňovala rýchle testovanie nových riešení. Týmto podporuje pokrok v sieťovej oblasti. Táto práca sa venuje jazyku P4, ktorý je jednou z implementácií konceptu SDN. Prínosom práce je zlepšenie časti existujúceho open-source prekladača jazyka P4, ktorá slúži na generovanie grafov riadenia toku programu. Nová implementácia zachytáva tok programu aj vo vnútri tabuliek a akcií, čo umožňuje ľahšie kontrolovať výstup prekladu a ďalej optimalizovať prekladač pre potreby redukcie mŕtveho kódu. Taktiež poskytuje možnosť generovať fullgraf vo formáte dot a preddefinovanom json formáte, ktorý zachytáva tok programu naprieč všetkými funkčnými blokmi daného P4 programu.
|
|
|
Hardwarová akcelerace extrakce a spojování položek z hlaviček paketů
Brázda, Mikuláš ; Kekely, Lukáš (oponent) ; Martínek, Tomáš (vedoucí práce)
Téměř každé zařízení v síti potřebuje pro svoji činnost vyextrahovat některá pole z hlaviček paketů, provést nad nimi operace a znovu složený paket přeposlat dál. Toto zpracování musí být implementováno na rychlosti odpovídající rychlosti linky. Na vysokorychlostních sítích se pro splnění tohoto požadavku využívá specializovaných obvodů. S narůstajícími požadavky na flexibilitu sítí rostou i požadavky na flexibilitu těchto obvodů. Provádět změny v jazycích pro popis hardwaru je však složité a časově náročné. Tato práce se proto zabývá implementací obvodů pro extrakci a následné spojení položek hlaviček paketů s využitím vysokoúrovňové syntézy.
|
host ::
RSS.