|
|
Akcelerace algoritmů pro porovnání řetězců na základě podobnosti
Voženílek, Jan ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Cílem této bakalářské práce je návrh a implementace architektury pro FPGA čipy akcelerující porovnávání dvou řetězců a jejich ohodnocení na podobnost. Použité postupy vycházejí z bioinformatických algoritmů, především Needleman-Wunsch a Smith-Waterman. Jednotka může díky obecnému návrhu a generickému zpracování v jazyce VHDL porovnávat libovolné sekvence znaků, což je úloha prostupující mnoha oblastmi informatiky od prohledávání databází (kde porovnání na podobnost umožňuje odhalit překlepy) po detekci nevyžádané elektronické pošty - spamu. V závislosti na specifikaci úlohy se může zrychlení oproti běžnému softwarovému řešení pohybovat v řádu stovek až tisíců.
|
|
|
Automatické shlukování regulárních výrazů
Stanek, Timotej ; Kořenek, Jan (oponent) ; Kaštil, Jan (vedoucí práce)
Práce pojednává o detekci útoků na počítačové síti pomocí IDS systémů. IDS obsahují pravidla pro detekci ve formě regulárních výrazů, které jsou při detekci reprezentovány pomocí konečných automatů. Je vysvětlena náročnost této detekce pomocí nedeterministických a deterministických konečných automatů. Tuto náročnost je možné redukovat pomocí shlukování regulárních výrazů. Je uvedem shlukovací algoritmus a možné přístupy jak tento algoritmus vylepšit a zrychlit. Jedním z přístupů je genetický algoritmus, který dokáže pracovat v reálném čase. Nakonec je popsán přítup pomocí algoritmu Random Search. Na~závěr jsou prezentovány výsledky experimentů s těmito přístupy a jsou porovnány mezi sebou.
|
|
|
Hardwarová akcelerace šifrování
Hradil, David ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Cílem této diplomové práce bylo vytvořit hardwarovou realizaci obvodu, která by představovala algoritmus AES. Motivací k vytvoření této realizace bylo urychlení vůči softwarovému šifrování. Urychlení je dosaženo pomocí speciálně navržených částí obvodu, které odpovídají jednotlivým operacím AES algoritmu. V prvním kroku bylo potřeba obvod navrhnout. V dalším kroku pak byl tento obvod popsán v jazyce VHDL. Dále pak následovala simulace a syntéza obvodu. Aby bylo možné dané hardwarové řešení porovnat se softwarovým zpracováním, byla za tímto účelem vytvořena SW implementace. Obě implementace byly vytvořeny pro platformu FITKit. HW implementace je vytvořena pomocí technologie FPGA a SW implementace pak pomocí mikrokontroléru. Výsledkem této práce pak bylo téměř tisícinásobné urychlení šifrování oproti klasickému softwarovému zpracování.
|
|
|
Detekce síťových anomálií na základě NetFlow dat
Czudek, Marek ; Bartoš, Václav (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá využitím NetFlow dat v systémech pro detekci narušení nebo anomálií v síťovém provozu.Práce zahrnuje popis způsobů, které se využívají pro sběr dat ze síťě. Rozsáhleji je zde popsán protokol NetFlow. Následně se práce zaměřuje na analýzu a popis různých metod, které se využívají pro detekci anomálií v síťovém provozu, se zhodnocením jejich výhod a nevýhod. Na základě analýzy těchto metod je v další části práce vybrána konkrétní metoda. Následně je provedena analýza datové sady s využitím vybrané metody. Na základě výsledků je navržen algoritmus pro detekci anomálií v reálném čase. Tato konkrétní metoda byla vybrána na základě toho, že je schopna detekovat anomálie v neoznačeném síťovém provozu. V poslední části práce je algoritmus implementován a jsou provedeny experimenty s výslednou aplikací nad reálnými NetFlow daty.
|
|
|
Implementace šifrovacích algoritmů v jazyku VHDL
Kožený, Petr ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá návrhem a implementací šifrovacích algoritmů AES a DES pro vestavěné systémy. Architektury jsou implementovány v jazyce VHDL a navrženy pro umístění do programovatelných logických polí FPGA. Výsledná řešení jsou určena pro obvody Xilinx Spartan 3. Obě architektury pracují v režimu ECB (Electronic Codebook) s použitím vyrovnávacích pamětí. Maximální propustnost navržené architektury DES je 370 Mb/s při pracovní frekvenci 104 MHz. Pro šifrování algoritmem AES je propustnost na maximální frekvenci 118 MHz až 228 Mb/s. Při porovnání se softwarovými implementacemi, určenými pro vestavěné systémy, dosáhly obě architektury podstatně vyšších propustností.
|
|
|
Systém interních sběrnic pro čipy s technologií FPGA
Málek, Tomáš ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Tato práce se zabývá návrhem a implementací propojovacího systému interních sběrnic pro čipy s technologií FPGA. Systém zajišťuje jak komunikaci mezi interními komponentami v rámci čipu, tak jejich komunikaci s ostatními prvky počítače, které jsou namapovány do paměti hostitelského systému. Architektura vysokorychlostní plně duplexní paketově-orientované sběrnice vychází ze stromové topologie. Šířka datové sběrnice je genericky nastavitelná, individuálně pro každou její část. Díky tomu je možné vybudovat jednotný hierarchický systém sběrnic na různých rychlostech, který propojuje různě rychlé komponenty. Navržený propojovací systém byl implementován v jazyce VHDL a je nasazen v projektu Liberouter, který je součástí výzkumného záměru CESNETu Programovatelný hardware.
|
|
|
Ovladač a hardwarový modul protokolu MiWi pro Linux
Hala, Martin ; Kořenek, Jan (oponent) ; Novotný, Tomáš (vedoucí práce)
Diplomová práce se zabývá návrhem a implementací hardwarového modulu, který slouží jako komunikační prvek mezi vestavěným zařízením s Linuxem a senzorovými prvky. Komunikace probíhá prostřednictvím bezdrátového protokolu MiWi. Zadání je součástí projektu IoT, který je vyvíjen na FIT VUT v Brně. Dále práce popisuje návrh ovladače, možná řešení a samotnou implementaci. Závěrem je shrnutí dosažených poznatků z implementace a návrh, jak při tvorbě ovladače pokračovat.
|
|
|
Synchronizace času v počítačových sítích
Matoušek, Denis ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Diplomová práce se zabývá návrhem řešení pro synchronizaci času v počítačových sítích, což je klíčový problém mnoha síťových aplikací. Na základě analýzy protokolů pro synchronizaci času byl jako vhodný kandidát vybrán protokol PTP. Práce popisuje implementaci návrhu pro speciální síťovou kartu a ukazuje vlastnosti řešení na několika testech. Část řešení pro práci s přesnými časovými značkami byla implementována v čipu FPGA síťové karty, zatímco pro zpracování zpráv protokolu PTP je použita softwarová aplikace. Hodnoty konfigurovatelných parametrů aplikace byly určeny na základě analýzy vlastností síťové karty a výsledků jednotlivých testů. Dosažená přesnost se pohybuje v řádu desítek nanosekund.
|
|
|
Knihovna pro rychlé zpracování síťových dat
Vokráčko, Lukáš ; Viktorin, Jan (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá časově kritickými operacemi v oblasti počítačových sítích a zahrnuje návrh API pro knihovnu implementující tyto operace. Mezi zpracované operace patří vyhledání nejdelšího shodného prefixu pomocí algoritmů TreeBitmap a binárního vyhledávání na délce prefixu, hledání řetězců algoritmem Aho-Corasick, hledání regulárních výrazů, analýza a extrakce hlaviček paketů a klasifikace paketů. V práci je zhodnocena dosažená rychlost implementace těchto operací na platformách Intel a ARM.
|
|
|
Profilování dat pomocí IPFIX mediátoru
Kozubík, Michal ; Bartoš, Václav (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá profilováním síťových dat pomocí IPFIX mediátoru. Hlavní úlohou je efektivní filtrování dat a konfigurovatelná správa profilů. Pro IPFIX mediátor dosud neexistuje řešení, které by tuto funkcionalitu zajišťovalo. Uživatelé tak ztrácí přehlednost při analýze nasbíraných dat a odhalování anomálií. Z toho důvodu je v bakalářské práci navrženo a implementováno řešení ve formě zásuvného modulu pro IPFIX mediátor, který využívá hierarchii profilů s definovanými filtračními pravidly pro třídění dat.
|
host ::
RSS.