|
|
AUTOMATED TESTING OF 10GbE DEVICES
Avramović, Nikola ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
This thesis deals with the designs of the functional verification model and the synthesizable tester of the 10Gb Ethernet devices that use XGMII interface. VHDL programming language is used to describe the model. This thesis consists of the creation of the bus functional model and the design of the tester that is implemented as a generic self-test module. The resulting design allows for verification and testing of the PHY and MAC layers. DE5-Net development board was used in the implementation of the tester. The board was fitted with FPGA Stratix V circuit, by Altera.
|
|
|
Polymorfní samočinně testovatelné obvody
Mazuch, Martin ; Růžička, Richard (oponent) ; Sekanina, Lukáš (vedoucí práce)
Táto diplomová práca sa zaoberá problematikou návrhu samočinne testovateľných polymorfných obvodov. Pojednáva o konvenčnom návrhu spoľahlivých a samočinne kontrolovaných obvodov, predstavujúc základné techniky a metódy ich návrhu a konštrukcie. Ďalej vysvetľuje metódu kartézskeho genetického programovania pre návrh kombinačných logických obvodov, ktorá je použitá v praktickej časti práce. Takisto uvádza koncepciu polymorfných hradiel a obvodov a ich praktické využitie. Predstavené sú aj existujúce samočinne kontrolovateľné polymorfné obvody a nad konkrétnymi príkladmi je vykonaná analýza ich činnosti. Ďalej je uvedený návrh realizácie návrhového systému pre samočinne kontrolovateľné polymorfné obvody. Podľa uvedeného návrhu bola vytvorená aplikácia pre návrh obvodov a tiež aj aplikácia umožňujúca simulovanie a analýzu navrhnutých obvodov. Nad vytvoreným systémom bola vykonaná rada experimentov a získaných niekoľko zaujímavých riešení. V závere sa nachádza zhrnutie dosiahnutých výsledkov a prínos práce.
|
|
|
AUTOMATED TESTING OF 10GbE DEVICES
Avramović, Nikola ; Dvořák, Vojtěch (oponent) ; Fujcik, Lukáš (vedoucí práce)
This thesis deals with the designs of the functional verification model and the synthesizable tester of the 10Gb Ethernet devices that use XGMII interface. VHDL programming language is used to describe the model. This thesis consists of the creation of the bus functional model and the design of the tester that is implemented as a generic self-test module. The resulting design allows for verification and testing of the PHY and MAC layers. DE5-Net development board was used in the implementation of the tester. The board was fitted with FPGA Stratix V circuit, by Altera.
|
|
|
Polymorfní samočinně testovatelné obvody
Mazuch, Martin ; Růžička, Richard (oponent) ; Sekanina, Lukáš (vedoucí práce)
Táto diplomová práca sa zaoberá problematikou návrhu samočinne testovateľných polymorfných obvodov. Pojednáva o konvenčnom návrhu spoľahlivých a samočinne kontrolovaných obvodov, predstavujúc základné techniky a metódy ich návrhu a konštrukcie. Ďalej vysvetľuje metódu kartézskeho genetického programovania pre návrh kombinačných logických obvodov, ktorá je použitá v praktickej časti práce. Takisto uvádza koncepciu polymorfných hradiel a obvodov a ich praktické využitie. Predstavené sú aj existujúce samočinne kontrolovateľné polymorfné obvody a nad konkrétnymi príkladmi je vykonaná analýza ich činnosti. Ďalej je uvedený návrh realizácie návrhového systému pre samočinne kontrolovateľné polymorfné obvody. Podľa uvedeného návrhu bola vytvorená aplikácia pre návrh obvodov a tiež aj aplikácia umožňujúca simulovanie a analýzu navrhnutých obvodov. Nad vytvoreným systémom bola vykonaná rada experimentov a získaných niekoľko zaujímavých riešení. V závere sa nachádza zhrnutie dosiahnutých výsledkov a prínos práce.
|
host ::
RSS.