|
|
Automatické vyhledávání instrukčních rozšíření aplikačních procesorů
Češka, Martin ; Křoustek, Jakub (oponent) ; Masařík, Karel (vedoucí práce)
Tato práce se zabývá procesem automatického vyhledávání instrukčních rozšíření u aplikačně-specifických procesorů. K tomuto procesu je použito mírně upraveného algoritmu ISEGEN. Nejdříve jsou popsány veškeré důležité pojmy týkající se tohoto procesu včetně vybraného algoritmu ISEGEN. Následuje podrobný popis implementace celého procesu do jazyka C++. Nakonec je výsledný program zhodnocen na základě urychlení vykonávání vstupních programů na daném aplikačním procesoru při použití vyhledaných instrukčních rozšíření.
|
|
|
Komunikační deska pro řízení systémů řezacích stolů
Bačík, Zdenko ; Straka, Martin (oponent) ; Šimek, Václav (vedoucí práce)
Tato práce se zabývá problematikou realizace PCI řadiče pomocí technologie FPGA. Popisuje návrh a implementaci komunikační karty určené do PCI sběrnice, která slouží k ovládání servomotorů řezacích strojů. V tomto projektu jsou popsané postupy při návrhu a realizaci hardwarových a softwarových částí komunikační karty. Výsledkem práce je fyzicky zhotovené zařízení, které bude zařazené v procesu výroby.
|
|
|
Sběrnice PCI express modul logického analyzátoru
Juřík, Tomáš ; Macho, Tomáš (oponent) ; Valach, Soběslav (vedoucí práce)
Cílem této práce je implementace jednoduchého logického analyzátoru do hradlového pole připojeného k sběrnici PCI-Express. Dále jsou vytvořeny moduly čtyř čítačů pro generování testovacích dat. V práci je popisán princip funkce logického analyzátoru. Je také rozebrána vývojová vývojová karta Spartan-3 PCI Express Starter Kit a architektura hradlových polí Xilinx Spartan-3. Uvedeny jsou jednotlivé kroky vývoje součástí logického analyzátoru.
|
|
|
Implementace OFDM demodulátoru v obvodu FPGA
Solar, Pavel ; Urban, Josef (oponent) ; Maršálek, Roman (vedoucí práce)
Diplomová práce stručně rozebírá princip OFDM modulace, možnosti synchronizace a odhadu frekvenční charakteristiky kanálu v OFDM. Je vytvořen jednoduchý model OFDM systému v programu MATLAB. Kombinací schématického popisu a popisu v jazyce VHDL je vytvořen ve vývojovém prostředí ISE behaviorální popis OFDM demodulátoru pro implementaci do FPGA.
|
host ::
RSS.