|
| |
|
|
Implementace jádra 8-bitového mikrokontroléru do FPGA a ASIC
Walletzký, Ondřej ; Dvořák, Vojtěch (oponent) ; Bohrn, Marek (vedoucí práce)
Tato práce se zabývá návrhem jádra 8-bitového mikroprocesoru kompatibilního s jedním z 8-bitových mikrokontrolérů PIC společnosti Microchip. Teoretická část práce zkoumá jednotlivé architektury 8-bitových mikrokontrolérů PIC a popisuje architekturu vybraného mikrokontroléru a funkci jeho dílčích bloků. V praktické části je proveden návrh a realizace jádra kompatibilního z hlediska provádění instrukcí, toku dat uvnitř mikrokontroléru a funkce jeho dílčích bloků, to vše pro dosažení co možná nejlepší přenositelnosti programu psaného pro vzorový mikrokontrolér. Poslední část práce popisuje metodu implementace realizovaného jádra do obvodu FPGA a zmiňuje případné rozdíly návrhu pro implementaci do obvodu ASIC. Také řeší otázku programování jádra, jeho testování a verifikaci.
|
|
|
Autonomní systém koupelnové klimatizace
Zapletal, Ladislav ; Dvořák, Vojtěch (oponent) ; Pavlík, Michal (vedoucí práce)
Práce se zabývá návrhem, teoretickým rozborem a postupem realizace systému, který dle shromážděných dat adekvátně spíná vyhřívání topné podložky pod zrcadlem, odvětrávacího zařízení a dle potřeb otevírá a přivírá ventil topení a činí tak funkci termostatu. Cílem bylo zkonstruovat systém, který bude na základě získaných dat samostatně spínat periferie dle nastavených hodnot a reagovat tak na aktuální změny klimatických podmínek v měřeném místě. Dále se práce zabývá popisem jednotlivých součástí tohoto zařízení a jejich vzájemného zapojení. Jsou zde také uvedeny ukázky zdrojových kódů programů, které byly použity při tvorbě algoritmů v mikrokontroleru a správnou funkci PC aplikace.
|
|
|
Modelling and simulation of analog circuits in FPGA
Kotulič, Dominik ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Bachelor thesis is focused on seeking a suitable calculation algorithm of an exponential function which could be suitably implemented in ASIC and FPGA circuits. The first part of the thesis is aimed at brief clarifying of the issue of transients in accumulation circuits and their modelling in the program PSpice. The second part deals with seeking ways of model proposals of the exponential function appropriate for the implementation in ASIC and FPGA circuits. Subsequently, in the final part of the thesis we designed and tested two calculation algorithms of the model of the exponential function that are implemented for floating point numbers.
|
|
|
Implementace mikroprocesoru AVR do obvodu FPGA
Hájek, Radek ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
Bakalářská práce se zabývá implementací jádra procesoru Atmel AVR do programovatelného hradlového pole FPGA v jazyce VHDL. Shrnuje základní architekturu procesoru a způsoby adresování v něm. V rámci práce bylo navrženo vlastní jádro procesoru včetně několika periferií tak, aby co nejvíce odpovídalo architektuře a instrukční sadě procesoru ATtiny26. Vytvořený VHDL popis byl verifikován a funkčně testován.
|
|
|
Měřicí karta pro systém k testování integrovaných obvodů
Koleček, Jan ; Pristach, Marián (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Cílem této bakalářské práce je navrhnout a realizovat měřicí a stimulační kartu. Hlavním úkolem navrhované karty bude generování stimulačních signálů pro testovaný integrovaný obvod, zpracovávání signálů generovaných testovaným integrovaným obvodem, jejich převádění do digitální podoby a odesílání nadřazenému systému. V práci bude představen výběr vhodných obvodů k její realizaci, návrh obvodového zapojení měřicí a stimulační karty, návrh DPS karty a VHDL popis pro řídicí FPGA.
|
|
|
Spektrální analyzátor s využitím obvodu ASIC
Eliáš, Josef ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
Následující práce se zabývá návrhem spektrálního analyzátoru pracujícího na principu rychlé Fourierovy transformace. Pro sběr dat slouží sigma-delta převodník realizovaný na Ústavu mikroelektroniky jako ASIC. Algoritmus FFT implementujeme do vývojového kitu Spartan S3 board. Tento kit je založený na hradlovém poli firmy Xilinx, která dodává různé optimalizované komponenty pro své výrobky. Díky takové komponentě bylo možné realizovat 10. řád FFT s rozlišením 10 bitů. Výsledky jsou zobrazovány na VGA monitoru.
|
|
| |
|
|
Prostředí pro verifikaci digitálních filtrů
Tesařík, Jan ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
Diplomová práce se zabývá návrhem verifikačního prostředí pro analýzu systémů s digitálními filtry. Verifikační prostředí je napsáno v jazyce SystemVerilog a je generováno programem, který také obstarává generování vstupních dat pro systém filtrů. Pro získání referenčních dat je využito programového prostředí Matlab. Simulace navrženého zapojení s digitálními filtry probíhá v programu ModelSim. Hlavním sledovaným parametrem je funkční pokrytí, které udává jak velká část HDL popisu byla otestována.
|
|
| |
host ::
RSS.