Národní úložiště šedé literatury Nalezeno 179 záznamů.  začátekpředchozí138 - 147dalšíkonec  přejít na záznam: Hledání trvalo 0.00 vteřin. 
Acceleration Methods for Evolutionary Design of Digital Circuits
Vašíček, Zdeněk ; Miller, Julian (oponent) ; Zelinka,, Ivan (oponent) ; Sekanina, Lukáš (vedoucí práce)
Although many examples showing the merits of evolutionary design over conventional design techniques utilized in the field of digital circuits design have been published, the evolutionary approaches are usually hardly applicable in practice due to the various so-called scalability problems. The scalability problem represents a general problem that refers to a situation in which the evolutionary algorithm is able to provide a solution to a small problem instances only. For example, the scalability of evaluation of a candidate digital circuit represents a serious issue because the time needed to evaluate a candidate solution grows exponentially with the increasing number of primary inputs. In this thesis, the scalability problem of evaluation of a candidate digital circuit is addressed. Three different approaches to overcoming this problem are proposed. Our goal is to demonstrate that the evolutionary design approach can produce interesting and human competitive solutions when the problem of scalability is reduced and thus a sufficient number of generations can be utilized. In order to increase the performance of the evolutionary design of image filters, a domain specific FPGA-based accelerator has been designed. The evolutionary design of image filters is a kind of regression problem which requires to evaluate a large number of training vectors as well as generations in order to find a satisfactory solution. By means of the proposed FPGA accelerator, very efficient nonlinear image filters have been discovered. One of the discovered implementations of an impulse noise filter consisting of four evolutionary designed filters is protected by the Czech utility model. A different approach has been introduced in the area of logic synthesis. A method combining formal verification techniques with evolutionary design that allows a significant acceleration of the fitness evaluation procedure was proposed. The proposed system can produce complex and simultaneously innovative designs, overcoming thus the major bottleneck of the evolutionary synthesis at gate level. The proposed method has been evaluated using a set of benchmark circuits and compared with conventional academia as well as commercial synthesis tools. In comparison with the conventional synthesis tools, the average improvement in terms of the number of gates provided by our system is approximately 25%. Finally, the problem of the multiple constant multiplier design, which belongs to the class of problems where a candidate solution can be perfectly evaluated in a short time, has been investigated. We have demonstrated that there exists a class of circuits that can be evaluated efficiently if a domain knowledge is utilized (in this case the linearity of components).
Evolutionary Approach to Synthesis and Optimization of Ordinary and Polymorphic Circuits
Gajda, Zbyšek ; Schmidt, Jan (oponent) ; Zelinka,, Ivan (oponent) ; Sekanina, Lukáš (vedoucí práce)
This thesis deals with the evolutionary design and optimization of ordinary and polymorphic circuits. New extensions of Cartesian Genetic Programming (CGP) that allow reducing of the computational time and obtaining more compact circuits are proposed and evaluated. Second part of the thesis is focused on new methods for synthesis of polymorphic circuits. Proposed methods, based on polymorphic binary decision diagrams and polymorphic multiplexing, extend the ordinary circuit representations with the aim of including polymorphic gates. In order to reduce the number of gates in circuits synthesized using proposed methods, an evolutionary optimization based on CGP is implemented and evaluated. The implementations of polymorphic circuits optimized by CGP represent the best known solutions if the number of gates is considered as the target criterion.
Optimalizace sledování síťových toků
Žádník, Martin ; Lhotka,, Ladislav (oponent) ; Matoušek, Radomil (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tato disertační práce se zabývá optimalizací sledování síťových toků. Sledování síťových toků spočívá ve sledování jejich stavu a je klíčovou úlohou pro řadu síťových aplikací. S každým příchodem paketu je nutné aktualizovat hodnoty stavu, což zahrnuje přístupy do paměti. Vzhledem k vysoké propustnosti linek a obrovskému množství souběžných toků hraje přístup do paměti kritickou roli ve výkonnosti stavového zpracování síťového provozu. Tento problém se řeší různými technikami. Tyto techniky ale ve výsledku vždy požadují, aby nejblíže zpracování provozu byla nasazena paměť s nízkou odezvou, cache toků, schopná vyřídit všechny přístupy. Cache toků má proto omezenou kapacitu a její efektivní správa má zásadní vliv na výkonnost a výsledky zpracování síťového provozu. Vzhledem ke specifikům síťového provozu nemusí být stávající správy vhodné pro správu cache toků. Disertační práce se proto zabývá automatizovaným vývojem správy cache na základě reálného provozu dané sítě. Automatizace vývoje správy cache toků je realizována pomocí genetického algoritmu. Genetický algoritmus vyvíjí nová řešení a hodnotí je simulací nad vzorkem provozu z různých sítí. Navržený postup je ověřen na vývoji správ pro dva problémy. Prvním problémem je vývoj správy, která bude vykazovat celkově nízký počet výpadků stavů z cache toků. Druhým problémem je vývoj správy, která bude vykazovat velmi nízký počet výpadků u velkých toků. Optimalizace zakódování správy a experimenty s parametry genetického algoritmu ukázují, že je možné nalézt správy cache toků, které jsou optimalizované pro specifika daného nasazení. Nově vyvinuté správy poskytují lepší výsledky než ostatní testované správy. Z hlediska snížení celkového počtu výpadků je vyvinuta správa, která snižuje počet výpadků na konkrétní datové sadě až o deset procent vůči nejlepší porovnávané správě. Z pohledu snížení počtu výpadků u velkých toků je dosaženo vyvinutou správou až dvojnásobného snížení výpadků. Většina velkých toků (více než 90%) nezaznamenala při použití vyvinuté správy dokonce ani jeden výpadek. Rovněž během záplav nových toků, které se v síťovém provozu vyskytují v souvislosti se skenováním sítí a útoky, se ukazují velmi dobré vlastnosti vyvinuté správy. V rámci práce je rovněž navrženo rozšíření správy o využití doplňkové informace ze záhlaví příchozích paketů. Výsledky ukazují, že kombinací této informace lze počet výpadků u správ dále snižovat.
Dynamická aproximace číslicových obvodů
Jásenský, Michal ; Hrbáček, Radek (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tato bakalářská práce se zabývá návrhem metody postavené na kartézském genetickém programování, která umožňuje evoluční návrh obvodů schopných dynamické rekonfigurace. Cílem rekonfigurace obvodu je dynamicky  měnit počet použitých komponent v obvodu a tím měnit přesnost výpočtu. Je zde popsána implementace navržené metody. Metoda je experimentálně ověřena a demonstrována na několika zvolených obvodech.
Genetické vylepšení software pro kartézské genetické programování
Husa, Jakub ; Jaroš, Jiří (oponent) ; Sekanina, Lukáš (vedoucí práce)
Genetické programování je přírodou inspirovaná metoda programování umožňující automatizovaně vytvářet a adaptovat programy. Již téměř dvacet let je tato metoda schopna poskytovat výsledky porovnatelné s těmi vytvořenými člověkem, a to napříč mnoha obory. Tato práce čtenáře seznamuje s problematikou evolučních algoritmů, genetického programování a způsobů, jakými mohou být použity pro vylepšení stávajícího software. Dále je navržen program, který je touto metodou schopen vylepšit implementaci kartézského genetického programování (CGP). Program je poté otestován na implementaci CGP vytvořené pro potřeby tohoto projektu, a jeho funkčnost je dále ověřena i na převzatých již existujících implementacích CGP.
Simulace kvantových celulárních automatů
Michálik, Juraj ; Bidlo, Michal (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tato bakalářská práce popisuje vznik a účel kvantových celulárních automatů (QCA), jejich funkci a fyzikální zhotovení. Popisuje také kvantově celulární buňku a zhotovení jednoduchých obvodů pomocí těchto buněk. Práce obsahuje přehled použitých simulátorů, detailně popisuje simulátor QCAD a příklady odsimulovaných obvodů. QCA jsou analyzovány z pohledu chyb při výrobě, složitosti fyzikálního zhotovení a významu pro moderní elektroniku. Vytvoření základu pro studijní materiál a tvorba příkladů pro základní pochopení principu činnosti kvantových celulárních automatů je její nedílnou součástí.
Implementace CellMatrix v FPGA
Martinák, Jan ; Bidlo, Michal (oponent) ; Sekanina, Lukáš (vedoucí práce)
Hardware s možností rekonfigurace představuje moderní trend ve vývoji nových obvodů. Stále rostoucí požadavky na takovou architekturu vyústily ve snahy vytvořit obvod, který dokáže rekonfiguraci provádět paralelně a lokálně. Jednou z takových technologií je architektura Cell Matrix, založená na principech celulárních automatů. Tato práce si klade za úkol seznámit čtenáře s architekturou Cell Matrix a ukázat její výhody, funkce a možnosti implementací v programovatelném poli FPGA na vývojovém kitu FITkit.
Generování pseudonáhodných čísel v FPGA
Korček, Pavol ; Vašíček, Zdeněk (oponent) ; Sekanina, Lukáš (vedoucí práce)
V tejto bakalárskej práci boli prebrané možnosti implementácie hardvérových generátorov pseudonáhodných čísel. Konkrétne pojednáva o dvoch najpoužívanejších spôsoboch generovania pseudonáhodných čísel v číslicových systémoch založených na princípe lineárneho spätnoväzbového registra (LFSR) a systéme založenom na celulárnych automatoch (CA). Z každej skupiny boli navrhnuté a v jazyku C popísané dva vhodné modely, ktoré sa v praxi najčastejšie používajú. Taktiež bolo takto implementované i zaujímavé kombinačné zapojenie LFSR, ktoré sa v praxi taktiež občas používa. Implementované generátory boli ohodnotené pomocou vysoko kvalitnej sady štatistických testov Diehard. Ďalšia časť práce spočívala v návrhu a implementácií vybraných generátorov jazykom popisujúcim hardvér. Týmto bol VHDL. Pomocou neho bolo vytvorených niekoľko modelov. Ide najmä o typy sériových a paralelných LFSR. Napokon bol sériový LFSR implementovaný i do výukovej platformy FITKit. Práca sa taktiež zaoberá implementáciou generátorov do hardvéru s ohľadom na veľkosť zabranej plochy.
Umělé imunitní výpočetní systémy
Neuwirth, David ; Schwarz, Josef (oponent) ; Sekanina, Lukáš (vedoucí práce)
Umělé imunitní výpočetní systémy patří mezi relativně nová odvětví v oblasti počítačových systémů. Tato bakalářská práce demonstruje, jak se inspirovat v biologických imunitních systémech a jak díky těmto poznatkům vybrat nejdůležitější vlastnosti a principy, které se dají aplikovat v umělých imunitních systémech. Dále nabízí přehled o tom, kde a jakým způsobem se tyto myšlenky již dříve použily. Poslední částí této práce je popis implementace výukového materiálu ( http://www.stud.fit.vutbr.cz/~xneuwi00/AIS/ ), který by měl toto téma srozumitelně vysvětlit jeho budoucím studentům.
Rojení částic jako vícekriteriální optimalizační metoda
Benčok, Tomáš ; Žaloudek, Luděk (oponent) ; Sekanina, Lukáš (vedoucí práce)
Tato práce se zabývá problematikou multikriteriální optimalizace složitých matematických funkcí a netradičními přístupy při hledání jejich extrémů. Hlavní pozornost je věnována algoritmu PSO (Particle Swarn Optimalization), jehož implementace je také součástí práce. Algoritmus je upraven tak, aby automaticky vytvářel Paretovu množinu (nedominantních) řešení. Jeho výkonnost je pak porovnána na několika úlohách s genetickým algoritmem NSGA-II.

Národní úložiště šedé literatury : Nalezeno 179 záznamů.   začátekpředchozí138 - 147dalšíkonec  přejít na záznam:
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.