Original title:
Vliv jazyků vysoké úrovně na výsledný fyzický návrh číslicových obvodů do FPGA
Translated title:
The Impact of High-level-synthesis Languages on the FPGA Physical Designs of Digital Circuits
Authors:
Sikora, Martin ; Dvořák, Vojtěch (referee) ; Šťáva, Martin (advisor) Document type: Bachelor's theses
Year:
2018
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií Abstract:
[cze][eng]
Popularita vysokoúrovňové syntézy (HLS) se postupně zvyšuje a nástrojů pro ni stále přibývá. Otázkou je, jaký dopad mají tyto nástroje na konečný návrh číslicového obvodu a jestli se v konečném důsledku návrh v jazyce vyšší úrovně oplatí. V této práci je uveden přehled těchto nástrojů a vybrané nástroje jsou porovnávány na základě stanovených kritérií.
Popularity of high-level synthesis is gradually increasing and the number of tools for it is still growing. The question is, what impact do these tools have on the final digital design and whether design in high-level language will eventually pay off. This thesis presents an overview of these tools and choosen tool are then tested and compared based on the given criteria.
Keywords:
FPGA; High-level synthesis; HLS; MachSuite; RTL; VHDL; FPGA; HLS; MachSuite; RTL; VHDL; vysokoúrovňová syntéza
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/82010