Original title: Generátor konečných automatů z grafického popisu pro jazyk VHDL
Translated title: Finite State Machines Generator Based on Graphics Definition for VHDL Language
Authors: Janyš, Martin ; Košař, Vlastimil (referee) ; Šimek, Václav (advisor)
Document type: Bachelor's theses
Year: 2013
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Práce seznamuje čtenáře s možnostmi návrhu a tvorby konečných stavových automatů s důrazem na reprezentaci pomocí jazyka VHDL. Hlavním tématem je aplikace, která implementuje generátor VHDL kódu na základě gra fického popisu, který je možné v něm vytvořit. Popsány jsou klíčové oblasti aplikace. Zejména jejich použití a implementace, která realizuje samotný převod stavového diagramu do VHDL. The work introduces the reader to the possibilities of design and creation of nite state machines with focus on representation using VHDL. The main topic is the application that implements the VHDL code generator based on graphic description which can be create. The key application areas are described. In particular, their use and implementation that implements the actual transformation of the state diagram into VHDL.
Keywords: FSM; generator of nite machine; nite state machine; sequential logic; state diagram; transition diagram; VHDL; FSM; generátor konečných automatů; graf přechodu; konečný automat; sekvenční logika; stavový diagram; VHDL

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/54794

Permalink: http://www.nusl.cz/ntk/nusl-599903


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses