Original title: Implementace obecného VLIW procesoru v FPGA
Translated title: Implementation of Generic VLIW Processor in FPGA
Authors: Kuběna, Petr ; Přikryl, Zdeněk (referee) ; Husár, Adam (advisor)
Document type: Master’s theses
Year: 2011
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
VLIW procesory jsou paralelní výpočetní zařízení používaná v oblastech od vestavěných systémů po servery. Práce obsahuje popis jejich architektury. Hlavním zaměřením je návrh a následně tvorba vlastního obecného VLIW procesoru s rozsáhlými možnostmi konfigurace. Nedílnou součástí je funkční implementace takového procesoru v jazyce VHDL, kterou je možné vyzkoušet na platformě FITkit. VLIW processors are parallel computing devices that are used in embedded devices as well as in servers. My thesis contains description of this architecture. It is aimed at making and subsequently implementing design of custom general-purpose VLIW processor with wide range of configurable parameters. Operational implementation of such processor in VHDL which can be tested on FITkit platform is an integral part.
Keywords: FITkit; FPGA; pipelinening; VHDL; VLIW Processor; FITkit; FPGA; VHDL; VLIW procesor; zřetězení

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/54130

Permalink: http://www.nusl.cz/ntk/nusl-597789


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses