Original title:
Metody analýzy stavových automatů pro vestavné aplikace
Translated title:
Analysis of State Automatas for Embedded Applications
Authors:
Maťas, Marek ; Blaha, Petr (referee) ; Václavek, Pavel (advisor) Document type: Master’s theses
Year:
2011
Language:
slo Publisher:
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií Abstract:
[slo][eng]
Táto diplomová práca sa zaoberá analýzou stavových automatov pre vstavané aplikácie. Problematika konečných stavových automatov je rozobraná teoreticky. Dokument ďalej obsahuje návrh prostriedkov pre modelovanie konečných stavových automatov v prostredí Matlab/Simulink. Je navrhnutá dátová reprezentácia konečného automatu. Nad touto dátovou reprezentáciou je aplikovaný algoritmus minimalizácie. Nakoniec je implementovaný algoritmus na generovanie kódu v jazyku C.
This master’s thesis deals with analysis of state machines for embedded applications. The issue of finite-state machine is described theoretically. The document also contains a proposal for funding for modeling finite state machines in Matlab/Simulink. It is designed data representation of finite automaton. Over this data representation algorithm of minimization is applied. Finally, the algorithm is implemented to generate code in C language.
Keywords:
discrete event systems; embedded systems; finite state machine; state space minimization
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/1795