Original title:
Datový koncentrátor ve VHDL
Translated title:
Serial Data concentrator in VHDL
Authors:
Řeháček, Tomáš ; Valach, Soběslav (referee) ; Burian, František (advisor) Document type: Bachelor's theses
Year:
2013
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií Abstract:
[cze][eng]
V textu bakalářské práce jsou shrnuty základy jazyka VHDL, popsáno vývojové prostředí ISE Webpack. Dále je popsán způsob komunikace a vlastnosti sériové linky. A také vlastnosti standardu Ethernet a způsob komunikace přes rozhraní MII. V další části je stručně představen hardware použitý pro návrh datového koncentrátoru. A na závěr je v práci rozebrán samotný návrh datového koncentrátoru pro přenos dat ze sériové linky na Ethernet pomocí protokolů UDP/IP.
In the bachelor’s thesis text there are summarized basics of VHDL language, ISE Webpack development environment is described. Also the way of communication and properties of serial unit are described as well as Ethernet standard properties and the way of communication via MII interface. Hardware used for the data concentrator design is briefly introduced in the next part. At the end of the thesis there is analysis of the data concentrator design for data transmission from serial unit to Ethernet using protocols UDP/IP.
Keywords:
CRC; data concentrator; Ethernet; IPv4; MII; serial communication; UDP; VHDL; CRC; datový koncentrátor; Ethernet; IPv4; MII; sériová komunikace; UDP; VHDL
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/27551