Original title: MODELOVÁNÍ A IMPLEMENTACE SUBSYSTÉMŮ KOMUNIKAČNÍHO ŘETĚZCE V OBVODECH FPGA
Translated title: COMMUNICATION CHAIN SUB-BLOCK MODELLING AND IMPLEMENTATION IN FPGA
Authors: Kubíček, Michal ; Jalovecký, Rudolf (referee) ; Pinker,, Jiří (referee) ; Kolka, Zdeněk (advisor)
Document type: Doctoral theses
Year: 2010
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [cze] [eng]
Současné obvody pro obnovu bitové synchronizace jsou stále ve většině případů založené na analogové smyčce fázového závěsu. Analogovou část obvodu je třeba pro každou výrobní technologii znovu navrhnout a migrace takového bloku mezi technologiemi je obtížná. V literatuře existují varianty obvodu CDR založené na asynchronním převzorkování, které jsou implementovány v čistě digitální technologii a jejich migrace je tak bezproblémová. Jako jejich hlavní nevýhody jsou uváděny vysoká složitost digitálního obvodu a menší přirozená odolnost těchto metod vůči jitteru přítomnému v signálu. Tato práce má za cíl ukázat, že tyto nevýhody plně digitálních obvodů CDR je možné překonat návrhem nových algoritmů a jejich optimalizací. Pro optimalizaci byly využity obvody FPGA, které umožňují měnit parametry zkoumaného obvodu v reálném čase (podobně jako při modelování na PC) a zároveň umožňují měření v reálných podmínkách, které je často obtížné modelovat. Rychlost měření je navíc mnohonásobně vyšší, než při použití simulace. Výstupem práce jsou optimalizované bloky CDR s výjimečně nízkými nároky na hardware a velmi malou spotřebou. Jejich chybovost je v reálných přenosových podmínkách zcela srovnatelná s běžnými obvody založenými na smyčce fázového závěsu. Tím byly odstraněny hlavní nevýhody plně digitálních obvodů CDR. Práce se dále zabývá měřením parametrů digitálních spojů. Byla vyvinuta nová metoda pro měření jitteru přímo v obvodu FPGA, která umožňuje charakterizovat přenosový kanál bez nutnosti připojení dalších přístrojů a tedy bez ovlivnění měřeného kanálu. Metoda vyžaduje jen použití minimálního množství hardwarových prostředků obvodu FPGA. Dále byl vyvinu specializovaný měřič distribuce chybovosti, který umožňuje podrobnou analýzu vlastností atmosférických optických spojů z hlediska možného protichybového zabezpečení přenosu dat. V návaznosti na tato měření byla navržena koncepce systému pro zabezpečení přenosu dat založeného na technice ARQ. Most modern clock and data recovery circuits (CDR) are based on analog blocks that need to be redesigned whenever the technology process is to be changed. On the other hand, CDR based blind oversampling architecture (BO-CDR) can be completely designed in a digital process which makes its migration very simple. The main disadvantages of the BO-CDR that are usually mentioned in a literature are complexity of its digital circuitry and finite phase resolution resulting in larger jitter sensitivity and higher error rate. This thesis will show that those problems can be solved by designing a new algorithm of BO-CDR and subsequent optimization. For this task an FPGA was selected as simulation and verification platform. This enables to change parameters of the optimized circuit in real time while measuring on real links (unlike a simulation using inaccurate link models). The output of this optimization is a new BO-CDR algorithm with heavily reduced complexity and very low error rate. A new FPGA-based method of jitter measurement was developed (primary for CDR analysis), which enables a quick link characterization without using probing or additional equipment. The new method requires only a minimum usage of FPGA resources. Finally, new measurement equipment was developed to measure bit error distribution on FSO links to be able to develop a suitable error correction scheme based on ARQ protocol.
Keywords: ARQ; bit error rate; blind oversampling; clock and data recovery; fading channel; FPGA; free space optical link; jitter; jitter measurement; serial data transmission; ARQ; asynchronní převzorkování; bezkabelový optický spoj; chybovost; FPGA; jitter; kanál s úniky; měření jitteru; obnova bitové synchronizace; sériový přenos dat

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/13969

Permalink: http://www.nusl.cz/ntk/nusl-574321


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Doctoral theses