Original title: Zabezpečení vysokorychlostních komunikačních systémů
Translated title: Protection of highspeed communication systems
Authors: Smékal, David ; Martinásek, Zdeněk (referee) ; Hajný, Jan (advisor)
Document type: Master’s theses
Year: 2015
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [cze] [eng]
Diplomová práce se zabývá šifrováním dat pomocí AES a jejich implementací pomocí jazyka VHDL na síťovou FPGA kartu. V teoretické části práce je vysvětlen algorimus šifrování AES, jeho jednotlivé kroky a použité operační módy. Dále je popsán programovací jazyk VHDL, jeho vývojové prostředí Vivado, FPGA karty a konfigurovatelný framework NetCope. Praktickou částí práce je implementace šifry AES–128 v jazyce VHDL, jejíž výstup byl použit v FPGA kartě, která vykoná šifrování. Pomocí simulace byly efektivně odladěny chyby a dále bylo možné provést syntézu. Toto vše bylo prováděno za pomoci vývojového softwaru Vivado. Posledním krokem praktické části práce bylo testování na kartě COMBO-80G. Na FPGA kartu byly implementovány celkem 4 projekty. Dva z nich jsou šifrování a dešifrování ECB módu AES algoritmu a zbylé dva popisují šifrování a dešifrování módu CBC. The diploma thesis deals with 128–bit AES data encryption and its implementation in FPGA network card using VHDL programming language. The theoretical part explains AES encryption and decryption, its individual steps and operating modes. Further was described the VHDL programming language, development environment Vivado, FPGA network card Combo–80G and configurable framework NetCOPE. The practical part is the implementation of AES–128 in VHDL. A simulation was used to eliminate errors, then the synthesis was performed. These steps were made using Vivado software. Last step of practical part was testing of synthesized firmware on COMBO–80G card. Total of 4 projects were implemented in FPGA card. Two of them were AES encryption and decryption with ECB mode and another two describe the encryption and decryption with CBC mode.
Keywords: AddRoundKey; AES; algorithm; block cipher; CBC; cipher; Combo-80G; decryption; ECB; Encryption; firmware; FPGA; FrameLinkUnaligned; framework; implementation; iteration; key; matrix; MI32; MixColumns; mixing matrix; multiply; NetCOPE; ShiftRows; simulation; SubBytes; substitution table; test; VHDL; Vivado; XOR; AddRoundKey; AES; algoritmus; bloková šifra; CBC; Combo-80G; dešifrování; ECB; firmware; FPGA; FrameLinkUnaligned; framework; implementace; iterace; klíč; matice; MI32; MixColumns; mixovací matice; NetCOPE; násobení; ShiftRows; simulace; SubBytes; substituční tabulka; testování; VHDL; Vivado; XOR; Šifrování; šifra

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/39987

Permalink: http://www.nusl.cz/ntk/nusl-549422


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses