Original title: Využití obvodů FPGA ve víceúrovňových měničích
Translated title: Utilization of FPGA circuits in multilevel inverters
Authors: Repčík, Juraj ; Pavlík, Michal (referee) ; Fujcik, Lukáš (advisor)
Document type: Master’s theses
Year: 2017
Language: eng
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [eng] [cze]
Tento projekt zkoumá vybrané způsoby implementace víceúrovňových měničů do praxe. V předložené práci je do hloubky prezentována tzv. ANPC (Active Neutral Point Clamped) pětiúrovňová topologie. Autor se v práci zaměřuje zejména na návrh technického řešení experimentálního vzorku a implementaci řídicích algoritmů jako jsou aktivní řízení napětí na pomocném kondenzátoru nebo aktivní balancování vstupního kapacitního děliče. Pro aplikaci zmíněných struktur byl vybrán moderní digitální integrovaný obvod, který slučuje mikroprocesor a FPGA do jednoho systému. Výsledný měnič umožňuje autonomní provoz a umožňuje generovat přesné a stabilní výstupní napětí. This project researches various ways of implementing multilevel inverters. A single-phase five-level Active Neutral-Point Clamped inverter design is presented. The work is focusing chiefly on control hardware and control strategy for 5-level PWM with active balancing of the charge on the capacitors under varying load conditions. A system-on-chip module is used to control the inverter, consisting of an FPGA and microprocessor. The inverter offers precise waveform generation and a stable output.
Keywords: ANPC měnič; FPGA; IGBT; PWM; Víceúrovňový měnič; ANPC inverter; FPGA; IGBT; Multilevel Inverter; PWM

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/65801

Permalink: http://www.nusl.cz/ntk/nusl-548738


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses