Original title: Asymetrické kryptografické algoritmy ve vestavěných systémech
Translated title: Asymmetric-Key Cryptography in Embedded Systems
Authors: Záhorský, Matej ; Kula, Michal (referee) ; Nosko, Svetozár (advisor)
Document type: Master’s theses
Year: 2023
Language: eng
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [eng] [cze]
Účelom tejto práce je prieskum a implementácia existujúceho asymetrického kryptografického algoritmu v FPGA a vyhodnotenie jeho výkonu. Prvá kapitola sa zameriava na vstavané systémy a FPGA, pričom popisuje ich štruktúru a použitie. V druhej kapitole je porovnanie kryptografických algoritmov a ich vlastností, ktoré umožňujú ich použitie vo vstavaných systémoch. Fázy návrhu a implementácie v tomto projekte popisujú a implementujú riešenie, ktoré zahŕňa výber a integráciu podpisovacieho algorithmu v FPGA. Dodatočné optimalizácie na zvýšenie výkonu sú taktiež naimplementované vo forme hardvérovej akcelerácie, ktoré sú zároveň porovnané s pôvodným algoritmom v kapitole vyhodnotenia. The primary goal of this thesis is to find and implement an existing asymmetric cryptographic algorithm in a FPGA and evaluate its performance. The first chapter of this thesis focuses on embedded systems and FPGAs, while describing their structure and purpose. The second chapter compares different cryptographic algorithms and their properties, which would make them usable in embedded systems. The design and implementation phases of this project describe and implement a solution, which includes the selection and integration of a signature algorithm in a FPGA. Additionally, further optimizations to increase the computing performance are also implemented in a form of hardware acceleration, which are then compared to the original algorithm in the evaluation chapter.
Keywords: ECDSA; entropia; FPGA; generátor pseudonáhodných čísel; hardvérová akcelerácia; HLS; Karatsuba; kryptografia; MbedTLS; Microblaze; podpisovanie dát; cryptography; data signing; ECDSA; entropy; FPGA; hardware acceleration; HLS; Karatsuba; MbedTLS; Microblaze; pseudorandom number generator

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/213221

Permalink: http://www.nusl.cz/ntk/nusl-531444


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses