Original title: Grafický simulátor superskalárních procesorů
Translated title: Graphical Simulator of Superscalar Processors
Authors: Horký, Jakub ; Šimek, Václav (referee) ; Jaroš, Jiří (advisor)
Document type: Master’s theses
Year: 2023
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Práce se zabývá popisem jednotek v procesoru a způsobem jejich propojení ve skalárním a superskalárním procesoru. Dále se zaměřuje popisem problematiky práce s pamětí a zejména popisem mezi-pamětí. Popisuje fungování překladače z~vyššího programovacího jazyka do jazyka symbolických instrukcí. Dále prozkoumává dostupné simulátory procesorů a mezi-pamětí, zaměřuje se zejména na simulátor, na který tato práce navazuje. Na základě analýzy byly navrženy a následně implementovány rozšíření současného simulátoru o paměťový subsystém, podporu vyššího programovacího jazyka a sbírání většího množství statistik. Závěr práce shrnuje kvalitu implementace a možný přínos simulátoru při výuce předmětu Architektury výpočetních systémů. In this thesis, I firstly focus on functional units inside processors and how they are interconnecetd in scalar and superscalar processor. Then, I describe the memory hieararchy with focus on caches. Next, I describe how compilers do translation from higher level language into assembly. Then, I have a look at available processor simulators and cache simulators and more closely describe the simulator that this thesis is based on. Thanks to the information from the analysis, I propose possible extensions to the simulator by adding memory subsystem, compiler and gathering more statistics. In the end, I have a look at my implementation and investigate possible benefits to the "Computation Systems Architectures" lectures
Keywords: cache; compiler.; simulator; Superscalar processor; mezi-paměť; překladač.; simulátor; Superskalární procesor

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/213200

Permalink: http://www.nusl.cz/ntk/nusl-531423


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses