Original title: Vysokoúrovňová syntéza číslicových obvodů v oblasti síťových aplikací popsaných v jazyce P4
Translated title: High level synthesis in network applications described using P4 language
Authors: Panák, Petr ; Šťáva, Martin (referee) ; Fujcik, Lukáš (advisor)
Document type: Bachelor's theses
Year: 2020
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [cze] [eng]
Vysokoúrovňová syntéza se stala přívětivou metodou pro návrh digitálních obvodů. Její výhodou, oproti návrhu na behaviorální úrovni, je vyšší míra abstrakce a rychlejší verifikace. To zaručuje rychlejší návrh, jenž snižuje náklady na vývoj. Tato bakalářská práce se zabývá návrhem akcí, externích bloků a přístupu rozhraní MI32. Jednotlivé komponenty návrhu jsou popsány pomocí programovacího jazyka C/C++ a syntetizován kompilátorem Intel HLS. High-level synthesis is a compelling method of designing a digital circuit. High abstraction and faster verification are advantages which aren't pressent in Register Transfer Level designing. That guarantees faster designing with lower development costs. This bachelor thesis deals with a digital design of actions, extern blocks and MI32 interface access. Each component design is described using C/C++ programming language and synthesised with Intel HLS compiler.
Keywords: Actions; Extern blocks; FPGA; High-level Synthesis; Intel HLS; MI32; P4; Akce; Externí bloky; FPGA; Intel HLS; MI32; P4; Vysokoúrovňová syntéza

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/190506

Permalink: http://www.nusl.cz/ntk/nusl-413653


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses