Original title:
Softwareové fázové závěsy PWM usměrňovače
Translated title:
Software Phase Lock Loops of PWM Rectifiers
Authors:
Šimek, Petr ; Škramlík, Jiří ; Valouch, Viktor Document type: Papers Conference/Event: Konference Elektrické pohony a výkonová elektronika - EPVE 09, Brno (CZ), 2009-11-03 / 2009-11-04
Year:
2009
Language:
cze Abstract:
[cze][eng] V příspěvku jsou posuzovány vlastnosti tří technik softwarových fázových závěsů (známých pod jmény DSC-, DDSRF- a FVAVG-PLL) při různých stavech napájecí trojfázové napěťové soustavy. Jako rozhodující kritérium kvality synchronizace se souslednou složkou základní harmonické napětí sítě byl uvažován rozdíl mezi vyhodnocovaným a skutečným úhlem vektoru sousledné složky napětí základní harmonické. Byly uvažovány dvě periody vzorkování Ts=0.05 ms a 0.5 ms a dvě různé hodnoty zesílení korekčního členu typu PL.In the paper the properties of three PLL techniques (known under names DSC-, DDSRF- a FVAVG-PLL) for different states of the feeding three-phase voltage system are assessed. As a crucial quality criterion of synchronization to the positive component of the fundamental harmonic voltage the errorbetween an estimated and real angle of the positive component of the fundamental harmonic voltage vector was selected. Two sampling periods Ts=0.05 ms and 0.5 ms as well as two gain values of a PL-type compensator were treated.
Keywords:
PWM rectifier; simulation; software phase lock loop Project no.: CEZ:AV0Z20570509 (CEP), FT-TA5/123 (CEP) Funding provider: GA MPO Host item entry: Konference EPVE 09 - Elektrické pohony a výkonová elektronika, ISBN 978-80-214-3974-0
Institution: Institute of Thermomechanics AS ČR
(web)
Document availability information: Fulltext is available at the institute of the Academy of Sciences. Original record: http://hdl.handle.net/11104/0177023