Original title:
Reconfigurable image processing architecture with simulink prototyping support
Translated title:
Rekonfigurovatelná architektura pro zpracování obrazu s podporou rychlého modelování v Simulinku
Authors:
Schier, Jan ; Kovář, Bohumil ; Zemčík, P. ; Herout, A. ; Beran, V. Document type: Papers Conference/Event: MATLAB 05. Annual Conference of Technical Computing Prague 2005 /13./, Praha (CZ), 2005-11-15
Year:
2005
Language:
eng Abstract:
[eng][cze] A novel concept of an embedded image processing architecture is presented in the paper. This architecture is based on an interconnection of a programmable logical chip with a digital signal processor. Both these devices have characteristic that complement well each other for broad-class of data-intensive image-and video-processing tasks. For efficient utilization of such device, a multi-level configuration system is needed. The paper describes both the HW and SW architecture of the system.Článek pojednává o inovativní architektuře pro zpracování obrazu, založené na propojení programovatelného logického obvodu se dignálovým procesorem. Obě tato zařízení se vzájemně doplňují svými charakteristikami, a jejich kombinace je výhodná pro řadu datově intenzivních úloh zpracování obrazu a videa. Pro efektivní využití takovéhoto zařízení je třeba vyvinout víceúrovňový konfigurační systém. V článku je popsána jak jeho hardwarová, tak softwarová architektura.
Keywords:
DSP; embedded image processing; FPGA Project no.: CEZ:AV0Z10750506 (CEP), 1ET400750408 (CEP) Funding provider: GA AV ČR Host item entry: Technical Computing Prague 2005. 13th Annual Conference Proceeding, ISBN 80-7080-577-3
Institution: Institute of Information Theory and Automation AS ČR
(web)
Document availability information: Fulltext is available at the institute of the Academy of Sciences. Original record: http://hdl.handle.net/11104/0116433