Název:
Modelování a simulace analogových obvodů v obvodech FPGA
Překlad názvu:
Modelling and simulation of analog circuits in FPGA
Autoři:
Kotulič, Dominik ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce) Typ dokumentu: Bakalářské práce
Rok:
2015
Jazyk:
slo
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [slo][eng]
Bakalárska práca je zameraná na nájdenie vhodného algoritmu výpočtu exponenciálnej funkcie, ktorý je možné vhodne implementovať v obvodoch ASIC a FPGA. Prvá časť je zameraná na stručné objasnenie problematiky prechodných dejov v akumulačných obvodoch a ich modelovaní v programe PSpice. Druhá časť sa zaoberá nájdením spôsobu návrhu modelu exponenciálnej funkcie vhodného pre implementáciu do obvodov ASIC a FPGA. Následne sú v poslednej časti navrhnuté a testované dva algoritmy výpočtu modelu exponenciálnej funkcie, ktoré sú implementované pre čísla s plávajúcou rádovou čiarkou.
Bachelor thesis is focused on seeking a suitable calculation algorithm of an exponential function which could be suitably implemented in ASIC and FPGA circuits. The first part of the thesis is aimed at brief clarifying of the issue of transients in accumulation circuits and their modelling in the program PSpice. The second part deals with seeking ways of model proposals of the exponential function appropriate for the implementation in ASIC and FPGA circuits. Subsequently, in the final part of the thesis we designed and tested two calculation algorithms of the model of the exponential function that are implemented for floating point numbers.
Klíčová slova:
aproximation; ASIC; backward euler method; bilinear transform; differetential equation; exponential function; floating point number; forward euler method; FPGA; systemc; Transient effect
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: http://hdl.handle.net/11012/41523