Original title:
Hardwarová akcelerace útoku na šifrování
Translated title:
Hardware Acceleration of Cipher Attack
Authors:
Okuliar, Adam ; Slaný, Karel (referee) ; Vašíček, Zdeněk (advisor) Document type: Bachelor's theses
Year:
2009
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta informačních technologií Abstract:
[cze][eng]
Hardwarová akcelerácia výpočtu býva často vhodným nástrojom ako docieliť výrazne lepšieho výkonu pri spracovávaní veľkého množstva dát alebo pri realizácii algoritmu ktorý je možné dobre paralelizovať. Cieľom práce je demonštrovať výsledky použitia FPGA obvodov na implementáciu algoritmu s exponenciálnou zložitosťou. Zvoleným algoritmom je útok hrubou silou na šifrovací algoritmus WEP so 40 bitovým klúčom. Účelom práce je porovnať vlastnosti a výkon softwarovej a hardwarovej implementácie algoritmu.
Hardware acceleration is often good tool to achieve significantly better performance of processing great ammount of data or of realization of parallel algoritms. Aim of this work is to demonstrate resoluts of using FPGA circuits for implementation exponentially complex algorithm. As example haschosen brute-force attack on WEP cryptographic algorithm with 40-bit long key. Goal of this work is to compare properties and performance of software and hardware implementation of choosen algorithm.
Keywords:
acceleration; algorithm; analysis; brute-forceattack; cipher; cryptography; finite-state machine; FPGA; gate arrays; hardware; hashing; implementation; network frame; optimalization; performance; RC4; throughput; akcelerácia; algoritmus; analýza; FPGA; hardware; hashovanie; hradlové polia; implementácia; konečný automat; kryptografia; optimalizácia; priepustnosť; RC4; sieťový rámec; výkon; útok hrubou silou; šifra
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/54685