Original title: Akcelerace grafických operací s využitím FPGA
Translated title: Acceleration of Graphics Operations by Means FPGA
Authors: Čapka, Ladislav ; Šimek, Václav (referee) ; Vašíček, Zdeněk (advisor)
Document type: Master’s theses
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Tato práce se zabývá rozborem grafického retezce, pomocí kterého lze vykreslit požadovaný obraz. Dokument je zamerený na vykreslovací algoritmy, které jsou využívány v rasterizacním bloku. Hlavním cílem této práce je popsat vybrané vykreslovací algoritmy, které jsou vhodné pro implementaci v hardware. Cílovým hardware, na kterém by mely být vykreslovací algoritmy implementovány a testovány, jsou programovatelná hradlová pole FPGA. Jako možná cílová platforma byla zvolena platforma FITkit. This term project is aimed on analysis of graphic pipeline which can rasterize required picture. Document is specialized to drawing algorithms that are used in rasterization block. Major aim of this project is describing of rasterization algorithms that can be implemented on hardware. Type of aimed hardware is field-programmable gate array FPGA.
Keywords: base objects; Bézier; FPGA; graphic hardware; interpolation; NURBS; rasterization; rasterization algorithms; Bézier; FPGA; grafický hardware; interpolace; NURBS; rasterizace; rasterizacní algoritmy

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/54052

Permalink: http://www.nusl.cz/ntk/nusl-236909


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses