Original title: Referenční příklady pro řídící systém EUS FS
Translated title: EUS FS Reference Design
Authors: Jíša, Pavel ; Kváš, Marek (referee) ; Valach, Soběslav (advisor)
Document type: Bachelor's theses
Year: 2010
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [cze] [eng]
Tato bakalářská práce se zabývá popisem zařízení EUS FS a v další části vytvoření referenčních příkladů na hradlové pole FPGA a další příklady na kooperaci hradlového pole a linuxového procesoru, dále je popsán program BUS pro práci se sběrnicí a byla provedena jeho modifikace. This bechelor thesis, in the first part, is focused on a description of the EUS FS device and in a second part there is created reference excercise on gate array FPGA and other examples on cooperation of a gate array and linux processor. Next step describes the BUS programme which is designed for a work with a bus. There has been made a modification of this Bus programme.
Keywords: cooperation processor with FPGA; counters; Etrax FS; EUS FS; FPGA; library BUS\_SPACE; Picoblaze; program BUS; Spartan3e; VHDL; Etrax FS; EUS FS; FPGA; knihovna BUS_SPACE; Picoblaze; program BUS; Spartan3e; spolupráce procesoru s FPGA; VHDL; čítače

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/16412

Permalink: http://www.nusl.cz/ntk/nusl-232967


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses