Original title: Programový modul přijímače dat formátu RS232 v obvodech FPGA
Translated title: Programme module of RS232 format receiver in FPGA
Authors: Hrubý, Jiří ; Kolouch, Jaromír (referee) ; Prokeš, Aleš (advisor)
Document type: Bachelor's theses
Year: 2009
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [cze] [eng]
Tato bakalářská práce popisuje programový modul přijímače dat formátu RS232. Program je psán programovacím jazykem VHDL a je určen pro obvody FPGA od firmy Xilinx. Dále se, tato bakalářská práce, zabývá simulací a implementací navrženého programu přijímače dat. Simulace a Implementace je provedena pomocí vývojového prostředí XILINX ISE WebPACK. The bachelor’s thesis describes program module of RS232 format receiver. The program is written in programming language VHDL for circuits FPGA from Xilinx corporation. Within the frame of the work the simulation and implementation of data receiver was solved. Simulation and implementation was performed by means of the development system XILINX ISE WebPACK.
Keywords: Digilent; FPGA; implementation; JTAG; ModelSim XE III 6.0d; receiver; RS232; simulation; Spartan 3 XC3S200-FT256; Spartan-3 Board; VHDL; Xilinx; XILINX ISE WebPACK; Digilent; FPGA; implementace; JTAG; ModelSim XE III 6.0d; příjímač; RS232; simulace; Spartan 3 XC3S200-FT256; Spartan-3 Board; VHDL; Xilinx; XILINX ISE WebPACK

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/15570

Permalink: http://www.nusl.cz/ntk/nusl-227356


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses