|
|
Stavové zpracování TCP/IP toků
Košek, Martin ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Bezpečnostní síťová zařízení se stávají nezbytnou součástí mnoha univerzitních nebo komerčních sítí. Pro dosažení potřebné úrovně bezpečnosti však zmíněná zařízení pro svoji činnost vyžadují technologie komplexní analýzy provozu, jako je stavové filtrování nebo rekonstrukce TCP toků. Tato bakalářská práce se zabývá návrhem a implementací flexibilní síťové platformy pro stavové zpracování toků. Umožňuje analyzovat a zpracovávat vstupní data přímo na úrovni datových toků, nejen nad pakety. Navržená architektura je díky své flexibilitě vhodná pro široké spektrum aplikací, zajišťuje rozdělování výkonu a konzistentní zpracování stavové informace. Výhody tohoto přístupu jsou demonstrovány na několika síťových aplikacích.
|
|
|
Nízkolatenční obchodování na burze s využitím externí DRAM
Nevrkla, Lukáš ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Základní složku nízkolatenčního obchodování představuje stroj, který dokáže obchodovat s latencí nižší než jakýkoliv jiný obchodník. Pomocí hardwarových akcelerátorů je možné latenci snížit do řádu stovek nanosekund. Tato práce se zabývá datovou strukturou Order Book uvnitř hardwarového akcelerátoru, která poskytuje klíčové informace o aktuálních cenových hladinách na trhu. Aktuální implementace spravuje tuto strukturu v softwaru hostujícího stroje a v hardwarovém akcelerátoru ukládá pouze několik nejvýhodnějších hladin. Synchronizace hladin mezi hardwarem a softwarem je zatížena latencí v řádu mikrosekund. Proto vznikají situace, kdy obchodovací platforma nemá k dispozici aktuálně nejvýhodnější cenové hladiny. Výstupem práce je hardwarový modul schopný tuto datovou strukturu spravovat v FPGA a uložit v externí dynamické paměti. Latence tohoto modulu se pohybuje v rozsahu 150 až 200 nanosekund s občasným zvýšením (ve 2 % případů) na 450 až 650 nanosekund. Snížená latence umožní rychleji reagovat na velké změny trhu, které jsou pro obchodníky obzvláště zajímavé.
|
|
|
Testování sond pro monitorování síťového provozu
Sobol, Jan ; Korček, Pavol (oponent) ; Kořenek, Jan (vedoucí práce)
Pro účel zajištění bezpečného a stabilního internetu potřebují administrátoři nástroje k monitorování sítě, které jim umožní analyzovat probíhající provoz a reagovat včas na nastalé situace. Jedním z prostředků, jak provoz monitorovat je nasazení síťových sond. Tato práce se zaměřuje na důkladné ověření parametrů existujících sond IPFIX probe a FlexProbe. FlexProbe je sonda určená k realizaci zákonných odposlechů vyvíjená na FIT VUT v Brně ve spolupráci s Policií ČR. Sondu IPFIX probe vyvíjí sdružení CESNET a v rámci sondy FlexProbe se využívá k monitorování síťových toků. Aby bylo možné sondy dlouhodobě provozovat v cílovém prostředí, je nezbytné zařízení důkladně otestovat. Přesné chování sondy bylo definováno specifikací požadavků, které jsou vypracovány pro obě sondy. Na základě požadavků byl navržen ucelený systém testů pokrývající funkční i výkonnostní aspekty sond. Testy jsou sjednoceny pomocí testovacího frameworku a zařazeny do automatizovaných scénářů implementovaných v aplikaci Jenkins. V závěru práce je vyhodnoceno pokrytí požadovaných vlastností sond a jejich výkon.
|
|
|
Úkázky hardwarové akcelerace na přípravku Pynq Z2
Vosyka, Pavel ; Kekely, Lukáš (oponent) ; Kořenek, Jan (vedoucí práce)
Práce se zabývá hardwarovou akcelerací na platformě Pynq Z2 osazenou technologií Xilinx Zynq. Na této platformě byly navrženy tři úlohy demonstrující hardwarovou akceleraci. Primárním cílem úloh bylo prezentovat hardwarovou akceleraci pro výukové účely, proto byla snaha je vytvořit co nejjednodušeji, aby byly dobře pochopitelné. Hardwarové akcelerátory jsou napsány v jazyku VHDL a jejich obsluha je zajištěna pomocí aplikace v Pythonu v rámci technologie Pynq. Všechny úlohy byly implementovány a ověřeny na dostupném hardwarovém přípravku.
|
|
|
Hardwarová akcelerace šifrovacích algoritmů s technologií Xilinx Zynq
Linner, Marek ; Fukač, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá dvěma standardy pro zabezpečení uložených dat a datových toků Data Encryption Standard (dále zkratka DES) a Advanced Encryption Standard (dále zkratka AES). Prezentuje srovnání několika volně dostupných implementací pro oba algoritmy, které potom integruje do měřících zdrojových kódů v jazyce C. Měřící program potom změří rychlost provádění algoritmu a vypočítá bitovou rychlost pro různé délky vstupního bloku zprávy. Dále je součástí práce implementace obou šifrovacích algoritmů DES i AES v jazyce VHDL, simulace syntetizovaných návrhů a odvození bitové rychlosti obvodů pomocí výpisů z Vivado simulátoru. Výsledné vypočítané rychlosti hardwarových implementací jsou poté srovnány s naměřenou rychlostí softwarových implementací. Součástí práce jsou i zdrojové soubory kódu užitého při měření v jazyce C, kód VHDL implementace, program v jazyce C# pro generování VHDL komponent a další program v jazyce C# užitý při automatickém testování.
|
|
|
Implementace šifrovacích algoritmů v jazyce VHDL
Fruněk, Lukáš ; Fukač, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Tato práce se zabývá návrhem a implementací šifrovacích algoritmů DES a AES, operující v režimu CTR. Navržené moduly jsou implementovány v jazyce VHDL a slouží k umístění do programovatelných hradlových polí FPGA, konkrétně pro zařízení Intel Arria 10 SX 480. Algoritmy jsou optimalizovány s cílem dosáhnout maximální propustnosti za použití rozvinutí a vnitřního zřetězení iterací algoritmů. Navržený šifrovací modul DES dosahuje propustnosti 26.2 Gbit/s při obvodové frekvenci 410 MHz, a modul AES dosahuje propustnosti 34.6 Gbit/s při obvodové frekvenci 271 MHz, což je řádově tisícinásobné zrychlení oproti softwarovým implementacím stejných algoritmů pro vestavěné procesory.
|
|
|
Anomaly Detection in IoT Networks
Halaj, Jozef ; Hujňák, Ondřej (oponent) ; Kořenek, Jan (vedoucí práce)
The goal of the thesis was an analysis of IoT communication protocols, their vulnerabilities and the creation of a suitable anomaly detector. It must be possible to run the detector on routers with the OpenWRT system. To create the final solution, it was necessary to analyze the communication protocols BLE and Z-Wave with a focus on their security and vulnerabilities. Furthermore, it was necessary to analyze the possibilities of anomaly detection, design and implement the detection system. The result is a modular detection system based on the NEMEA framework. The detection system is able to detect re-pairing of BLE devices representing a potential pairing attack. The system allows interception of Z-Wave communication using SDR, detection of Z-Wave network scanning and several attacks on network routing. The system extends the existing detector over IoT statistical data with more detailed statistics with a broader view of the network. The original solution had only Z-Wave statistics with a limited view of the network obtained from the Z-Wave controller. The modular solution of the system provides deployment flexibility and easy system scalability. The functionality of the solution was verified by experiments and a set of automated tests. The system was also successfully tested on a router with OpenWRT and in the real world enviroment. The results of the thesis were used within the SIoT project.
|
|
|
Integrace nových bezdrátových technologií a zařízení do BeeeOn brány
Bednařík, David ; Korček, Pavol (oponent) ; Kořenek, Jan (vedoucí práce)
Tato diplomová práce pojednává o integraci nových zařízení od výrobců Revogi, Tabu Lumen, Sonoff a HomeMatic do softwaru BeeeOn Gateway. Teoretická část práce se zabývá architekturou softwaru BeeeOn Gateway a popisuje vlastnosti, chování a způsob komunikace se zařízeními od výše zmíněných výrobců. Součásti této části je také popis komunikačních technologií, které zmíněna zařízení využívají. Patří zde Bluetooth Low Energy, WiFi a rádio s frekvencí 868 MHz. Praktická část zmiňuje způsob rozšíření softwaru BeeeOn Gateway o moduly, které implementují podporu inteligentních zařízení. V této části je také popsán způsob ověřování správnosti implementace a testování celého softwaru BeeeOn Gateway. Testování brány je realizováno pomocí jednotkových a integračních testů, které ověřují chování jednotlivých komponent brány, ale také celé brány.
|
|
|
Procesní jednotka pro analýzu a editaci síťového provozu v FPGA
Pazdera, Jan ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Tato práce se zabývá návrhem a implementací Procesní jednotky pro analýzu a editaci síťového provozu. Jejím úkolem je analyzovat příchozí síťový tok a provádět editace hlaviček paketů nezbytné pro jejich správné doručení. Navržená architektura má následující vlastnosti. Vychází z konceptu proudových procesorů, který umožňuje paralelní zpracování nezávislých elementů proudu (paketů). Dovoluje použít více proudových klientů pracujících nad stejným proudem, čímž umožňuje provádět několik výpočtů zároveň. Proudoví klienti mohou fungovat buď autonomně, nebo mohou být řízeni programem. Pakety jsou zpracovávány na základě vstupních metadat a po úpravě posílány na výstup. Implementace je provedena v jazyce VHDL. Cílovou technologií je programovatelné hradlové pole (FPGA).
|
|
|
Network Traffic Simulation and Generation
Matoušek, Jiří ; Kořenek, Jan (oponent) ; Korček, Pavol (vedoucí práce)
S rozvojem počítačových sítí umožnujících přenosy dat rychlostí 10 Gb/s a vyšší roste také potřeba vývoje nových síťových zařízení schopných pracovat na takovýchto rychlostech. Nově vyvinutá síťová zařízení je třeba před jejich nasazením do reálného provozu podrobit důkladnému testování, které se provádí pomocí přehrávání uměle vytvořeného nebo dříve zachyceného síťového provozu na lince vedoucí k testovanému zařízení, to vše také na maximální rychlosti linky. Současná testovací zařízení buď nejsou dostatečně výkonná, nebo kromě svého vysokého výkonu vynikají také vysokou cenou. Cílem této diplomové práce je tedy navrhnout hardwarově akcelerovanou aplikaci schopnou generování a přehrávání síťového provozu rychlostí 10 Gb/s. Pro akceleraci aplikace je použita karta COMBOv2 společně s platformou NetCOPE. Architektura navržené aplikace je modulární, což umožňuje s výhodou využít jednotlivé části aplikace pro implementaci různých funkcí. Mezi ty patří generování syntetického IPv4 nebo IPv6 provozu a dále pak přehrávání dříve zachyceného síťového provozu uloženého v paměti počítače. Generovaná i přehrávaná síťová data jsou vysílána do sítě rychlostí 10 Gb/s, přičemž na výstupu je možné omezit přenosovou rychlost až na hodnotu 1 Mb/s. V závěru práce je provedeno srovnání vlastností implementované aplikace s generátorem paketů implementovaným na platformě NetFPGA, které vyznívá příznivěji pro popisovanou aplikaci.
|
host ::
RSS.