Název:
Generátor konečných automatů z grafického popisu pro jazyk VHDL
Překlad názvu:
Finite State Machines Generator Based on Graphics Definition for VHDL Language
Autoři:
Janyš, Martin ; Košař, Vlastimil (oponent) ; Šimek, Václav (vedoucí práce) Typ dokumentu: Bakalářské práce
Rok:
2013
Jazyk:
cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze][eng]
Práce seznamuje čtenáře s možnostmi návrhu a tvorby konečných stavových automatů s důrazem na reprezentaci pomocí jazyka VHDL. Hlavním tématem je aplikace, která implementuje generátor VHDL kódu na základě gra fického popisu, který je možné v něm vytvořit. Popsány jsou klíčové oblasti aplikace. Zejména jejich použití a implementace, která realizuje samotný převod stavového diagramu do VHDL.
The work introduces the reader to the possibilities of design and creation of nite state machines with focus on representation using VHDL. The main topic is the application that implements the VHDL code generator based on graphic description which can be create. The key application areas are described. In particular, their use and implementation that implements the actual transformation of the state diagram into VHDL.
Klíčová slova:
FSM; generátor konečných automatů; graf přechodu; konečný automat; sekvenční logika; stavový diagram; VHDL; FSM; generator of nite machine; nite state machine; sequential logic; state diagram; transition diagram; VHDL
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: http://hdl.handle.net/11012/54794